Classical Hardware Acceleration of Quantum Autoencoders for Real-Time Anomaly Detection in Collider Experiments

技術要約：衝突実験におけるリアルタイム異常検知のための古典的ハードウェア加速を用いた量子オートエンコーダ

問題提起
大型ハドロン衝突型加速器（LHC）のような高エネルギー物理学（HEP）実験は、毎秒数十テラバイトものデータを生成するという極端なデータスループットの課題に直面している。これを管理するため、マルチレイヤーのトリガーシステムがイベントをリアルタイムでフィルタリングし、ストレージへの保存に適したデータレートまで削減する必要がある。この領域では古典的な機械学習（ML）が遍在しているが、量子機械学習（QML）は、希少な「標準模型を超える（BSM）」信号を検出するための有望な代替案を提供している。これらの信号は、しばしば微細で高次元な長距離相関として現れるが、QMLアルゴリズムはより少ないパラメータでこれらを効率的に表現できる。しかし、QMLモデルをリアルタイムの衝突トリガーにデプロイするには、低レイテンシのハードウェアアクセラレータ、具体的にはトリガーシステム（ATLAS Level-1など）の標準であるフィールドプログラマブルゲートアレイ（FPGA）上で量子回路をエミュレートする必要がある。課題は、QMLモデルが、FPGAデプロイメントの厳格なリソースおよびタイミングの制約を満たしながら、最先端の古典的手法と同等の物理性能を達成できることを実証することにある。

手法
本研究では、LHCにおける模擬陽子・陽子衝突のデータセットを用いて、異常検知（AD）のための変分量子オートエンコーダ（QAE）モデルを評価する。データセットには、量子色力学（QCD）のマルチジェットイベントの背景事象と、4つの異なるBSM信号プロセス（スカラー粒子およびレプトクォークを含む）が含まれる。

1. 粒子埋め込み: イベントは、19個の再構成オブジェクト（電子、ミューオン、ジェット、および欠損横エネルギー）を記述する56個の実数値特徴量によって表現される。「1粒子1量子ビット」の慣習に従い、これらの特徴量はパラメータ化された単一量子ビット回転ゲート（$R_X, R_Y, R_Z$）を用いて量子状態へとエンコードされる。FPGAのリソース制限に対応するため、19量子ビットのレジスタは小さなサブブロックへと分解される：欠損エネルギー用1量子ビット、電子用4量子ビット、ミューオン用4量子ビット、および10個のジェットのための2つの独立した5量子ビットブロックである。この分解により、完全に絡み合った10ジェットの状態ベクトルに伴う指数関数的なメモリコストを回避している。
2. モデルアーキテクチャ:
   • ハイブリッド量子・古典VAE: このモデルは、古典的な変分オートエンコーダの最初の全結合層を、ブロック構造化されたパラメータ化量子回路（PQC）に置き換える。量子ブロックは粒子特徴量をエンコードして絡み合いを適用し、測定されたパウリ観測量の32次元特徴ベクトルを出力する。このベクトルは古典的な全結合層によって処理され、3次元のガウス潜在空間へとマッピングされる。異常スコアは、クリップされたカルバック・ライブラー（KL）ダイバージェンスである。
   • 完全量子オートエンコーダ（QAE）: このモデルは、すべての古典的層を取り除く。粒子タイプのブロック分割と同じ手法を用いるが、データは完全に量子回路内で処理される。目的は、背景事象を潜在量子ビットへと圧縮し、「ゴミ（trash）」ワイヤを $|0\rangle$ 状態へと押し出すことである。異常スコアは、背景統計に対して正規化された、これらのゴミワイヤの励起確率から導出される。
3. 学習: 両モデルは、背景事象のみのデータを用いてAdamオプティマイザで学習される。ハイブリッドVAEは標準的なELBO損失を最小化し、QAEは背景事象におけるゴミワイヤの励起を抑制するための「z-loss」を最小化する。
4. FPGA合成: 学習済みモデルは固定小数点算術に量子化され、Xilinx Alveo U200 FPGA向けに合成される。合成ターゲットは5.5 nsのクロックサイクルである。著者らは、リソース使用量を最適化するためにエージェンティックAIツールを活用し、設計が単一のFPGAスーパーロジックリージョン（SLR）内に収まり、かつレイテンシを最小限に抑えるようにした。

主な貢献

• HEPトリガーのための初のFPGA実装: 本研究は、FPGA上のHEPトリガーアプリケーション向けに特別に設計されたQMLモデルの実装として、最初の一つを提示している。
• ハイブリッドおよび完全量子アーキテクチャ: ハイブリッド量子・古典VAEと完全量子オートエンコーダを比較し、両者が古典的ハードウェア上で効果的にエミュレート可能であることを示している。
• リソース制約下の最適化: 量子レジスタを小さなサブブロックに分解することで、リアルタイムの制約内でシミュレーションおよびFPGA合成を可能にする詳細を述べている。
• エンドツーエンドのベンチマーク: 物理性能（AUCおよびTPR）とともに、ハードウェア指標（レイテンシ、LUT、DSP、FF）に関する包括的な評価を提供している。

結果

• 物理性能: 両モデルとも、最先端の古典的ML手法と同等またはそれを上回る異常検知性能を達成している。ハイブリッドVAEは一般に高い曲線下面積（AUC）を示すが、QAEはトリガーに関連する低偽陽性率（FPR）領域に特化して最適化されている。両モデルは、4つのすべてのBSM信号モデルに対し、$10^{-5}$ の背景効率において競争力のある真陽性率（TPR）を維持している。
• 量子化と合成: 固定小数点量子化分析により、AUCは低精度において人工的に膨らんだり安定したりする可能性がある一方で、TPR@$10^{-5}$ メトリックがデプロイメント性能のより忠実な指標であることが明らかになった。
• レイテンシとリソース:
  • ハイブリッドVAEは、6.1 µs のレイテンシを達成し、208,976個のLUTと1,528個のDSPを使用する。
  • QAEは、大幅に低い0.47 µs（1 µs未満）のレイテンシを達成し、249,777個のLUTと1,234個のDSPを使用する。
  • 両モデルとも、単一のFPGA SLR内に収まる。
• ハードウェア比較: 1イベントあたりの推論レイテンシにおいて、FPGA実装はバッチサイズが1の場合（トリガー動作領域）に最も高速な選択肢となる。しかし、より大きなバッチサイズでは、マルチスレッドのCPUおよびGPU実装がスループットにおいてFPGAを凌駕する。これは、FPGAエミュレーションが、1イベントあたりの作業が限定的な小さな量子レジスタにおいて有利であるという観察と一致している。

意義と主張
本論文は、希少なBSMシグネチャに対する感度を犠牲にすることなく、将来の衝突実験においてリアルタイムの異常検知を行うためのQMLモデルのデプロイ可能性を実証していると主張している。これらのモデルをFPGA上に合成し、厳格なレイテンシおよびリソース予算を満たすことに成功したことで、本研究は、量子準備ができている（quantum-ready）モデルが今日の古典的なデータ収集パイプラインに統合可能であることを示唆している。著者らは、これを「量子準備性」を備えた衝突器インフラストラクチャへの一歩として位置づけており、古典的ハードウェアアクセラレータ上で表現された効率的な量子アルゴリズムを活用しながら、より高機能なモデルをトリガーシステムに導入することを可能にしている。本研究は、古典的な手法を置き換えることを目的としているのではなく、むしろそれらを補完するものであり、リアルタイムのデータフィルタリングという制約下での、根本的に新しいBSM位相空間の探索への道を開くものである。