技術要約: QaiJi IR – ハイブリッド量子・古典コンパイルのための8層中間表現ファミリー

1. 問題提起

ハイブリッド量子・古典コンパイラは、回路、制御フロー、パルス、デバイス、および物理的表現という複数の抽象化レイヤー間でプログラムを交換しなければなりません。OpenQASM 3、QIR、およびMLIRベースのシステム（例：CUDA-Q、Catalyst）といった既存の中間表現（IR）は、それぞれ異なる境界の選択を行っており、すべてのレイヤー間のペアにおいて、**保存義務（preservation obligations）**を表現するための統一された語彙を欠いています。その結果、ある「ローアリング（lowering：高レベルから低レベルへの変換）」ステップにおいて何が生存すべきかという特性は、共通のIRによって明示的に記述されるのではなく、ツール固有のコードによって強制されることが多くなっています。この断片化により、外部のスクリプトや実行時オブジェクトに頼ることなく、コンパイルステップがセマンティクス、データフロー、または等価性を正しく保持しているかを検証することが困難になっています。

2. 手法：5軸セマンティック契約と8層アーキテクチャ

本論文は、既存のソース言語やハードウェアインターフェースを置き換えるのではなく、コンパイルパスのための共通のセマンティック契約を提供することを目的としたフレームワークであるQaiJi IRを提案しています。

5軸セマンティック契約

コアとなる手法は、「5軸セマンティック契約」であり、これはコンパイルスタック全体にわたる5つの異なる義務を明示的に定義するものです。

1. データ (Data): レイヤー間を横断する型付きノード、条件、および物理的アーティファクトを定義する。
2. セマンティクス (Semantics): 操作の意味、等価レベル、フィードバックメカニズム、および時間的側面を定義する。
3. ローアリング (Lowering): 合法化ルール、ターゲット選択、およびステージ間で運ばれる保存情報を指定する。
4. ランタイム (Runtime): アーティファクトを実行、シミュレーション、およびフィードバックの軌跡へと接続する。
5. 検証 (Verification): 標準的なサマリー、不変量、および適合性の証拠を提供する。

8層IRファミリー

QaiJiはこの契約を8つの層（図2）に整理しています。

• メインパイプライン (L5–L0):
  • L5 (Program IR): カーネル、ショットバッチ、および実験構造。
  • L4 (Semantic IR): セマンティック契約を定義するコアレイヤー。操作クラス、等価レベル、最適化の役割、およびフィードバックモデルを記録する。
  • L3 (Hybrid Control IR): 古典的な分岐、ループ、およびフィードバックエッジ（例：REGISTER_ALU）。
  • L2 (Native Scheduling IR): ネイティブゲート、トポロジー、タイミング、およびリソースバインディング。
  • L1 (Pulse IR): パルスシーケンス、フレーム、およびポート。
  • L0 (Waveform IR): サンプリングされた波形およびタイミンググリッド。
• サイドレイヤー:
  • P (Dynamics IR): ハミルトニアン、崩壊チャネル、およびソルバーポリシーを供給する。
  • T (Trace IR): 実行トレース、分岐決定、および保存証明書を収集する。

主要な設計上の選択

• L4 SemanticIR: このレイヤーはセマンティックのアンカーとして機能します。操作をMorphismTypes（Unitary、Permutation、Measurement、Phase、Identity、Classical Control）にマッピングし、EquivLevel（許容される差異）やConditionModelといった属性を割り当てます。
• ISA中立性: L4は、MorphismTypeを具体的な命令コードではなく、ISAに依存しないアクションラベル（例：「PULSE」、「ALU」、「JUMP」）にマッピングします。ダウンストリームのアダプターが特定のハードウェア命令を選択するため、セマンティックレイヤーはデバイスの詳細から分離されたままとなります。
• 明示的な拒絶: システムは、サポートされていない構成（例：複雑なフィードバック形状）を、単に黙殺したり無視したりするのではなく、型付きエラーを用いて明示的に拒絶します。

3. 主な貢献

本論文は主に3つの貢献を行っています。

1. 5軸契約の定義: ハイブリッドコンパイルに必要なデータモデル、操作セマンティクス、ローアリングの義務、ランタイムの仮定、および検証の証拠を形式的に規定し、これらの責任を8つのレイヤーに分散させました。
2. 垂直コンパイルパスの実装: 著者は、型付き回路ノードとOpenQASM入力から、L4セマンティックアノテーション、記号的パルス構築、デバイスISAの実体化を経て、Virtual Pulse Processing Unit (VPPU) の実行に至るプロトタイプパスを実装しました。
3. 機能評価: パスは、ポジティブ、ネガティブ、および生成されたテストを用いて評価され、これにはVPPU上でのバイナリ・アクティブリセット・ブランチの実行が含まれます。

4. 結果と評価

評価は、パフォーマンスや物理的忠実度の主張を明確に避け、表現および実行セマンティクスの機能的検証に焦に集中しています。

• フロントエンドと標準化: 回路コーデックは、OpenQASM 2/3入力を正常に解析し、標準的なOpenQASM 3固定点を生成し、サポートされていないゲートや制御構造を明示的に拒絶します。
• セマンティクス保存: 測定条件付きフラグメント（Hゲート、CNOT、RZ、測定、条件付きゲート）について、システムは以下を行います。
  • L4アノテーション（MorphismType、EquivLevel）を割り当てる。
  • REGISTER_ALU測定から条件へのエッジを作成する。
  • ローアリングの前後のMorphismクラスと測定回数を比較する厳密な集計整合性チェックを通過する。
  • 記号的なパルステンプレートを生成する。
• 実行セマンティクス (Active-Resetのケース): 1量子ビットのアクティブリセットシナリオが、ALU/FPROCレコードと条件付きブランチへと実体化されました。
  • VPPUに外部の結果として1が供給された場合、条件付きドライブが実行されました。
  • 0が供給された場合、ドライブはスキップされました。
  • これにより、バイナリ分岐の挙動と、ビット値の結果から制御フローへの因果関係が検証されました。

結果の限界:
本論文は、これらのテストが物理的なフィードバックループを確立するものではないことを明記しています。シミュレータは、現時点では回路中測定による崩壊を適用し、同一の動的な軌跡を継続することはできません。さらに、現在のVPPUの分岐は、生のフィードバックスロットが非ゼロであるかどうかをテストしており、実体化されたALU比較結果を消費しているわけではありません。

5. 意義と主張

本論文は、より「限定的なコンパイラ設計の問題」に対処することに意義があると考えています。すなわち、コンパイラレイヤー間の保存義務を記述しチェックするための共通の場所を提供することです。

• 限定的なスコープ: 著者は、既存のIR（OpenQASM、QIR、MLIR）やハードウェアインターフェースを置き換えるとは主張していません。代わりに、QaiJi IRはセマンティックのオーバーレイとして機能し、これらの異種システムが共有の契約を介して接続することを可能にします。
• 関心の分離: セマンティックタイプをデバイスの命令コードから分離し、セマンティックレイヤーをランタイムパッケージから独立させることで、フレームワークは境界を明示的にすることを目的としています。これにより、各ローアリングステップがどの義務をチェックし、どの証拠が自身の範囲外であるかを宣言できるようになります。
• 今後の課題: 本論文は、操作ごとの等価法則の形式的な保存証明や、クロス実装の適合性が未解決であることを認めています。現在の実装は、構造的なパスと制限された命令レベルのフィードバック形状を検証していますが、一般的な述語評価、忠実度、およびフィードバック遅延についてはまだ測定されていません。

要約すると、QaiJi IRは、ハイブリッド量子・古典コンパイルの義務を形式化するために、5軸セマンティック契約によって統治された、構造化された8層アーキテクチャを提案しています。そのプロトタイプは、高レベルの回路記述から実行可能なバイナリ分岐への機能的なパスを示しており、セマンティックな依存関係の表現を検証していますが、連続的な物理的フィードバックの軌跡をシミュレートする能力はまだ備わっていないことを明示的に認めています。