77 편의 논문
이 논문은 자동차 반도체의 기능 안전과 사이버 보안을 통합적으로 분석하기 위해 교차 영역 상관 요인 (CDCF) 을 정량화하여 위험 우선순위를 개선하는 통합 실패 및 위협 모드 영향 분석 (FTMEA) 프레임워크를 제안하고, ASIC 구성 레지스터 사례 연구를 통해 그 유효성을 입증합니다.
이 논문은 회로 구성 요소와 공간 그리드를 단일 관계 표현으로 통합하는 이질적 그래프 기반의 'VeriHGN' 프레임워크를 제안하여, 기존 방법들보다 회로 혼잡도 예측의 정확도와 상관관계를 크게 향상시켰음을 보여줍니다.
이 논문은 PRISMA 2020 가이드라인에 따라 지구 관측 분야에서 UAV 및 NewSpace 시대의 데이터 처리 요구를 충족하기 위해 FPGA 를 활용한 머신러닝 애플리케이션 68 건을 체계적으로 분석하고, 효율적인 모델 아키텍처와 FPGA 구현 전략에 대한 두 가지 분류 체계를 제시합니다.
이 논문은 컴파일 및 정적 분석 기반의 적응적 모델 에스컬레이션과 반례 유도 형식 검증 에이전트를 통해 Verilog 코드 생성의 정확도와 속도 간 최적 균형을 달성하는 2 단계 다중 에이전트 프레임워크 'HDLFORGE'를 제안합니다.
이 논문은 동적인 LLM 서빙 워크로드를 효율적으로 처리하기 위해 3D-DRAM 기반의 하이브리드 본딩 아키텍처인 'Helios'를 제안하며, 공간 인식 KV 캐시 할당 및 분산 타일 어텐션 실행을 통해 기존 설계 대비 성능과 에너지 효율성을 획기적으로 개선함을 보여줍니다.
이 논문은 현대 트랜스포머 모델의 효율적인 가속을 위해 블록 부동소수점 (BFP) 기반의 마이크로스케일링 (MX) 포맷 연산에 최적화된 RISC-V 벡터 ISA 확장인 VMXDOTP 를 제안하며, 이를 통해 기존 소프트웨어 에뮬레이션 대비 최대 7 배의 속도 향상과 4.9 배의 에너지 효율 개선을 달성함을 보여줍니다.
이 논문은 비트 오류에 민감한 근사 컴퓨팅 플랫폼에서 신경망의 견고성을 향상시키기 위해, 오류 주입 훈련의 대안으로 분류 마진을 명시적으로 증진시키는 새로운 손실 함수인 마진 기반 교차 엔트로피 손실 (MCEL) 을 제안합니다.
이 비전 논문은 AI 와 하드웨어의 분산된 발전 경로를 통합하고 에너지 효율성을 극대화하기 위해 알고리즘, 아키텍처, 시스템, 지속가능성을 아우르는 10 년 로드맵과 구체적인 실행 방안을 제시합니다.
이 논문은 웨이퍼 온 웨이퍼 하이브리드 본딩을 활용한 웨이퍼 스케일 시스템에서 레티클 배치 전략을 최적화함으로써 데이터 이동 병목 현상을 완화하고 네트워크 대역폭, 지연 시간, 에너지 효율을 획기적으로 개선하는 방안을 제시합니다.
이 논문은 대규모 언어 모델 (LLM) 을 활용하여 자연어 설명을 RTL 과 GDSII 레이아웃으로 자동 변환하는 NL2GDS 프레임워크를 제안하며, 이를 통해 ASIC 설계의 접근성을 높이고 면적, 지연, 전력 효율을 크게 개선할 수 있음을 입증합니다.
이 논문은 2.5D 시스템의 칩렛 분할, 기술 할당 및 바닥설계를 통합하여 비용과 실현 가능성을 동시에 최적화하는 'ChipletPart'라는 도구를 제안하고, 기존 방법론 대비 최대 58% 의 비용 절감 효과를 입증합니다.
이 논문은 비선형 연산과 제어/데이터 경로 결합으로 인해 어려운 부동소수점 연산의 형식 검증을 위해, 직접적인 RTL 대 RTL 모델 체킹과 분할 정복 전략, 그리고 인간-인-루프 (HITL) 가이드를 통한 AI 기반 속성 생성을 결합한 확장 가능한 검증 방법론을 제시합니다.
이 논문은 하드웨어 가속과 ISA 인식 생성 모델을 결합하여 RISC-V 프로세서 검증의 병목 현상을 해결하고, 기존 소프트웨어 퍼징 대비 최대 3,343 배의 검증 속도 향상과 더 높은 커버리지를 달성하는 'Lyra' 프레임워크를 제안합니다.
이 논문은 인터넷 연결이 제한된 교육 환경을 위해 저사양 CPU 장치에서 완전히 오프라인으로 작동하며 자동 하드웨어 인식 모델 선택과 교육적 응답 제어를 통해 디지털 격차를 해소하는 '아라파이 (Arapai)'라는 AI 챗봇 아키텍처를 제안하고 그 유효성을 검증합니다.
이 논문은 메모리 내 연산 (CiM) 가속기의 소자 비이상성으로 인한 신뢰성 문제를 해결하기 위해, 소자 물리·아키텍처·학습 알고리즘을 통합한 교차 계층 설계 기법 (SWIM 및 학습 중 노이즈 주입) 을 제안하여 안전 및 신뢰가 중요한 시스템에서의 CiM 기술 실용화를 가능하게 합니다.
이 논문은 단일 워크로드에 국한되지 않고 다양한 신경망 모델에 걸쳐 일반화된 인메모리 컴퓨팅 가속기 아키텍처를 설계하기 위해 최적화된 진화 알고리즘을 활용한 하드웨어 - 워크로드 공동 최적화 프레임워크를 제안하며, 이를 통해 기존 방법 대비 최대 95.5% 의 에너지 - 지연 - 면적 곱 (EDAP) 절감 효과를 입증했습니다.
본 논문은 중성 원자 양자 컴퓨팅의 원자 검출 및 상태 측정 지연 시간을 단축하기 위해 알고리즘 최적화와 FPGA 기반 병렬 아키텍처를 결합한 이미지 재구성 가속기를 제안하며, 기존 CPU 대비 34.9 배의 속도 향상을 달성했습니다.