A framework of partial error correction for intermediate-scale quantum computers

기술 요약: 중규모 양자 컴퓨터를 위한 부분 오류 정정 프레임워크

문제 정의
양자 하드웨어가 노이로이 중간 규모 양자(NISQ) 시대에서 완전한 결함 허용(fault-tolerant) 시스템으로 전환됨에 따라, 중요한 과제가 발생하고 있습니다: 제한된 자원을 계산 작업과 오류 정정 사이에 어떻게 최적으로 할당할 것인가 하는 점입니다. 현재의 NISQ 알고리즘은 물리적 큐비트와 노이즈 완화 기술에 의존하는 반면, 결함 허용 방식은 완전한 오류 정정을 위해 방대한 자원을 필요로 합니다. 최근의 하드웨어 이정표들은 소수의 고품질 오류 정정("클린") 큐비트를 생성하는 것을 가능하게 했습니다. 그러나 이러한 클린 큐비트의 수는 전체를 오류 정정 레지스터로 사용하여 대규모 계산을 수행하기에는 불충분합니다. 본 논문은 일부 큐비트는 오류 정정을 수행하고 나머지 더 큰 규모의 노이즈가 있는 비정정 큐비트 집합과 결합하는 "부분 오류 정정" 프레임워크를 조사함으로써, 이 두 영역 사이의 간극을 해결하고자 합니다. 핵심 질문은 이러한 하이브리드 아키텍처가 완전히 노이즈가 있는 시스템에 비해 계산적 이점을 제공할 수 있는지 여부입니다.

방법론
저자들은 상호작용하는 클린 및 노이지 큐비트에 대한 구체적인 이론적 및 수치적 프레임워크를 개발했습니다:

1. 논리 게이트 구축: 본 논문은 클린 레지스터와 노이지 레지스터 사이의 보편적인 2-큐비트 게이트를 구현하는 방법을 제안합니다. 트랜스버설(transversal) 논리 파울리 연산자를 허용하는 스테빌라이저 코드(예: 표면 코드, 컬러 코드)에 대해, 저자들은 노이지 큐비트와 인코딩된 클린 큐비트 사이의 논리적 CNOT 게이트($\hat{\text{CNOT}}$)를 정의합니다. 이 게이트는 정확히 $w$개의 물리적 2-큐비트 게이트를 사용하여 구축되며, 여기서 $w$는 논리적 파울리 연산자의 가중치(weight)입니다. 이러한 구축 방식은 보편적인 클리포드(Clifford) 연산을 가능하게 하지만, 노이지 레지스터의 오류가 여러 개의 클린 레지스터로 전파될 수 있으므로 결함 허용(fault-tolerant) 방식은 아니라고 저자들은 명시합니다.
2. 노이즈 모델링: 저자들은 하이브리드 시스템을 위한 휴리스틱 노이즈 모델을 도입했습니다. 그들은 물리적 구현 및 관련 오류율에 따라 논리 게이트를 세 가지 유형으로 분류합니다:
   • Type-d: 두 노이지 큐비트 사이의 게이트 (오류율 $\epsilon_d$).
   • Type-c: 두 클린 큐비트 사이의 게이트 (QEC로 인해 $\epsilon_c < \epsilon_d$).
   • Type-b: 클린 및 노이지 레지스터의 경계에 있는 게이트 (오류율 $\epsilon_b, \epsilon_b'$). 이 모델은 $\epsilon_b$가 $\epsilon_d$보다 현저히 높다고 가정하는데, 이는 구현 시 노이지 큐비트에 작용하는 다수의 물리적 게이트가 필요하기 때문이며, $\epsilon_b'$는 $\epsilon_c$보다 높은데 이는 노이지 측으로부터의 오류 전파 때문입니다.
3. 해석적 분석: 로컬 데폴라이징(depolarizing) 노이즈를 가진 무작위 벽돌 구조 회로(random brick-layered circuit) 모델을 사용하여, 회로 출력과 최대 혼합 상태(maximally mixed state) 사이의 트레이스 거리(trace distance)에 대한 하한선을 도출합니다. 이 분석은 회로 깊이와 클린 큐비트 수에 따라 출력 상태의 농축(concentration, 계산적 유용성의 대리 지표)이 어떻게 스케일링되는지 조사합니다.
4. 수치 시뮬레이션: 저자들은 스테빌라이저 시뮬레이터와 Steane 코드($[[7,1,3]]$)를 사용하여 광범위한 수치 시뮬레이션을 수행합니다. 그들은 하이브리드 게이트의 논리적 오류율을 추정하기 위해 무작위 벤치마킹(randomized benchmarking)을 사용하며, 다양한 깊이와 크기를 가진 무작위 미러드 클리포드(random mirrored Clifford) 회로를 시뮬레이션합니다. 시뮬레이션에는 현재 트랩 이온 하드웨어(예: Quantinuum H2)에 맞춰 교정된 단일 큐비트 및 2-큐비트 데폴라이징 노이즈, 상태 준비 및 측정(SPAM) 오류, 그리고 아이들링(idling) 노이즈를 포함한 현실적인 노이즈 모델이 반영되었습니다.

주요 기여 및 결과

• 임계값 동작(Threshold Behavior): 주요 발견은 임계 클린 큐비트 수($n_{\text{threshold}}$)의 존재입니다. 본 논문은 부분 오류 정정이 완전히 노이즈가 있는 시스템보다 성능 우위를 제공하기 위해서는 클린 큐비트의 수가 이 임계값을 초과해야 함을 입증합니다. 임계값 미만에서는 클린-노이지 결합($\hat{\text{CNOT}}$)과 관련된 높은 오류율이 완전히 노이즈가 있는 설정보다 시스템의 성능을 더 많이 저하시킵니다.
• 해석적 스케일링: 정리 2(Theorem 2)는 회로 출력의 최대 혼합 상태로의 붕괴가 클린 큐비트의 비율에 의해 완화되지만, 클린-노이지 경계의 수에 의해 페널티를 받는다는 해석적 하한선을 제공합니다. 이점은 클린 큐비트 수 $n_c$가 오류율($\epsilon_c, \epsilon_d, \epsilon_b$) 및 경계의 수에 의존하는 특정 부등식을 만족할 때 실현됩니다. 결정적으로, 이 임계값은 아이들링 노이즈가 없는 경우 전체 큐비트 수 $n$과는 독립적이지만, 결합 구조에는 의존합니다.
• 수치적 검증: 시뮬레이션은 해석적 예측을 확인합니다. $n=20$ 큐비트 시스템에 대해, 저자들은 적은 수의 클린 큐비트(예: $n_c=2, 4$)를 사용하는 것이 완전히 노이즈가 있는 시스템($n_c=0$)보다 낮은 충실도(fidelity)를 보임을 관찰했습니다. 그러나 $n_c$가 증가함에 따라(예: $n_c=7$), 충실도가 완전히 노이즈가 있는 경우를 능가합니다.
• 아이들링 노이즈의 영향: 연구는 아이들링 노이즈가 임계값에 상당한 영향을 미친다는 것을 밝혀냈습니다. 아이들링 노이즈와 게이트 노이즈의 비율($\epsilon_I/\epsilon_{\text{CNOT}}$)이 증가함에 따라, 필요한 클린 큐비트 수($n_{\text{threshold}}$)는 전체 시스템 크기 $n$에 따라 거의 선형적으로 증가합니다. 이는 클린 레지스터에 대한 오류 정정 라운드의 회로 깊이가 증가함에 따라 노이지 레지스터의 아이들링 시간이 길어지기 때문입니다.
• 오류 탐지 vs. 정정: 프레임워크는 더 높은 오류율($\epsilon_{\text{CNOT}} \approx 10^{-3}$)을 갖는 양자 오류 탐지(QED) 환경에서도 테스트되었습니다. 이 환경에서도 부분 오류 정정(또는 탐지)은 완전히 노이즈가 있는 시스템보다 우수한 성능을 보이지만, 더 낮은 사후 선택 확률(높은 샷 오버헤드)을 동반합니다.

의의 및 주장
본 논문은 일부 논리 공간에 대해 오류 정정을 수행하는 것이 계산적 이점을 창출할 수 있다는 구체적인 프레임워크와 증거를 제시한 첫 사례라고 주장합니다. 그 의의는 NISQ와 결함 허용 사이의 전환기에 실질적인 경로를 제시한다는 데 있습니다:

• 자원 최적화: 대규모 시스템 전체를 완전히 오류 정정하기 위해 자원이 충분해질 때까지 기다리기보다, 시스템 크기와 결합 전략을 최적화하여 클린 큐비트 임계값을 통과할 수 있다면 일부 큐비트를 보호함으로써 더 빨리 양자 이득을 얻을 수 있음을 시사합니다.
• 노이즈 농축 완화: 프레임워크는 클린 큐비트의 수가 경계 결합의 페널티를 극복할 만큼 충분하다면, 부분 오류 정정이 완전히 노이즈가 있는 회로에 비해 회로 출력의 농축(무용한 균등 분포로의 수렴)을 늦출 수 있음을 보여줍니다.
• 실용적 적용 가능성: 결과는 트랩 이온 장치의 특정 노이즈 모델과 Steane 코드의 오버헤드를 포함한 현실적인 하드웨어 제약에 근거하고 있습니다. 저자들은 이 접근 방식이 완전한 오류 정정의 오버헤드가 너무 커서 부적절한 저깊이 알고리즘(예: 변분 알고리즘, Trotterized 역학)에 특히 유효하다고 강조합니다.

저자들은 현재의 프레임워크가 특정 코드 특성(트랜스버설 게이트)에 의존하고 있으며, 클린-노이지 게이트에서의 오류 전파에 대한 엄격한 분석은 여전히 미해결 과제로 남아 있다는 점을 언급하며 범위를 신중하게 제한합니다. 또한, 이 프레임와가 아직 비-클리포드(non-Clifford) 게이트를 결함 허용 방식으로 구현하는 문제를 해결하지 못했음을 지적하며, 비-클리포드 연산은 여전히 노이지 레지스터에서 수행되거나 자원 집약적인 증류(distillation) 과정을 거쳐야 할 수도 있음을 시사합니다.