Digital-Analog Counterdiabatic Quantum Optimization with Trapped Ions

기술 요약: 트랩 이온을 이용한 디지털-아날로그 카운터다이아베틱(Counterdiabatic) 양자 최적화

문제 정의
본 논문은 현재의 노이즈가 있는 중간 규모 양자(NISQ) 장치, 특히 트랩 이온 프로세서에서 이차 무제약 이진 최적화(QUBO) 문제를 해결하는 과제를 다룹니 다. 디지털 카운터다이아베틱 양자 컴퓨팅(DCQC)은 전통적인 단열 방식에 비해 다항식 스케일링 향상을 제공하지만, 순수 디지털 구현은 상당한 회로 깊이를 요구합니다. 이러한 깊이는 현재 하드웨어의 결맞음 시간(coherence times)을 초과하여, 해결 가능한 문제의 크기를 제한합니다. 저자들은 최적화 작업에 필요한 유연성을 희생하지 않으면서도 회로 깊이를 줄이기 위해, 트랩 이온의 전방위 연결성(all-to-all connectivity)과 다중 큐비트 능력을 활용하는 하이브리드 접근 방식의 필요성을 식별했습니다.

방법론
저자들은 트랩 이온 아키텍처에 맞춤 설계된 디지털-아날로그 카운터다이아베틱 양자 최적화(DACQO) 알고리즘을 제안합니다. 핵심 방법론은 다음과 같습니다:

1. 해밀토니안 정식화: 대상 QUBO 문제는 해밀토니안 $H_f$의 바닥 상태에 인코딩됩니다. 이 바닥 상태로의 진화를 가속화하기 위해, 알고리즘은 아디아바틱 게이지 포텐셜(AGP)의 중첩 교환자 전개(nested commutator expansion)로부터 유도된 카운터다이아베틱(CD) 구동 항을 사용합니다. AGP의 1차 근사는 파울리 연산자($\sigma_x, \sigma_y, \sigma_z$)를 포함하는 국소 및 이로컬(bilocal) 항을 도입합니다.
2. 아날로그 블록(GMS 게이트): 모든 상호작용을 단일 및 2-큐비트 게이트로 분해하는 대신, 알고리즘은 글로벌 몰머-소렌슨(Global Mølmer-Sørensen, GMS) 게이트를 아날로그 블록으로 활용합니다. 이 게이트들은 균일한 장(field)을 사용하여 이온의 일부에 대해 동시 다중 바디 상호작용(2-local 및 유효 n-local 항)을 생성할 수 있습니다. 특정 GMS 게이트는 $U_{MS}^k(\theta, \phi) = \exp[-i\frac{\theta}{4}(\cos\phi S_x + \sin\phi S_y)^2]$로 정의됩니다.
3. 하이브리드 인코딩: CD 해밀토니안에 의해 지배되는 연속 시간 진화는 트로터 분해(Trotterization) 체계에 의해 디지털화됩니다. "아날로그" 레이어는 다중 큐비트 상호작용 항을 직접 구현하는 GMS 게이트로 구성됩니다. 이는 위상을 교정하고, 기생 항(예: 원치 않는 $\sigma_y\sigma_y$ 항)을 제거하며, 필요한 경우 불균질성(변화하는 결합 강도 $J_{ij}$)을 도입하기 위한 단일 큐비트 회전 레이어와 번갈아 배치됩니다.
4. 알고리즘 구조:
   • 균질한 경우(Homogeneous Case): 균일한 결합의 경우, 알고리즘은 인접 이온을 얽히게 하기 위해 4-큐비트 GMS 블록을 사용한 후, 기생 항을 제거하기 위한 공액 게이트(conjugate gates)와 단일 큐비트 회전을 적용합니다.
   • 불균질한 경우(Inhomogeneous Case): 비균일한 결합의 경우, 상호작용 강도를 조절하기 위해 국소 회전을 도입합니다. 이는 아날로그 블록을 $k(k-1)/2$개의 블록으로 교체하고 이를 국소 회전으로 보완해야 함을 의미하며, 이 과정에서 회로 깊이가 증가하지만 하이브리드 이점은 유지됩니다.

주요 기여

• 하드웨어 특화 프로토콜: 본 논문은 고차 CD 항을 효율적으로 구현하기 위해 네이티브 GMS 게이트 능력을 활용하는, 트랩 이온 프로세서에 특화된 DAQC 프로토콜을 소개합니다.
• 회로 깊이 감소: 다중 큐비트 얽힘을 위해 아날로그 블록을 사용함으로써, 저자들은 순수 디지털 방식에 비해 회로 깊이가 크게 감소함을 입증했습니다. 이를 통해 현재의 결맞음 시간 제한 내에서 더 큰 규모의 문제 인스턴스(더 많은 큐비트가 필요한)를 목표로 할 수 있습니다.
• 충실도 임계값 분석: 연구는 아날로그 블록이 순수 디지털 시뮬레이션을 능가하기 위해 필요한 최소 게이트 충실도(fidelity)를 계산합니다. 20 큐비트까지의 시스템에 대해, 아날고 블록 충실도가 98%~99% 범위에 있으면 디지털 성능을 능가하기에 충분하며, 최소 정확도 벤치마크를 충족하려면 **99%~99.5%**가 필요함을 발견했습니다. 이러한 임계값은 최첨단 하드웨어의 역량 범위 내에 있는 것으로 보고되었습니다.
• 확장성 전망: 저자들은 현재 기술로 DACQO 방식이 결맞음 시간 내에 최대 55 큐비트 규모의 최적화 문제를 해결할 수 있다고 전망하는 반면, 순수 디지털 방식은 100 큐비트에 대해 결맞음 시간을 대폭 연장해야 함(예: ~1.8초에서 ~2.8초로)을 보여줍니다.

결과

• 성공 확률: 4-큐비트 균질 이징 모델(Ising model)에 대한 시뮬레이션 결과, DACQO 알고리즘은 아날로그 블록 충실도가 약 **94%**를 초과할 때 순수 디지털 시뮬레이션 성능을 능가하는 것으로 나타났습니다.
• 확장성: 16-노드 그래프에 대한 최대 독립 집합(Maximum Independent Set, MIS) 문제 분석 결과, 하이브리드 접근 방식은 디지털 시뮬레이션에 비해 실행 시간을 약 1.6배에서 2배 감소시킵니다.
  • 가중치가 없는 그래프 및 혼합 가중치 그래프의 경우, 아날로그 블록 크기를 키울수록 실행 시간이 더욱 감소합니다.
  • 완전히 비균일한(불균질한) 그래프의 경우, 불균질성을 도입하는 오버헤드로 인해 깊이 페널티가 발생하므로 더 작은(2-큐비트) 아날로그 블록을 사용할 때 최적의 감소가 이루어집니다.
• 실행 시간 효율성: 100-큐비트 문제의 경우, DACQO 방식은 약 1.8초의 결맞음 시간이 필요하며, 이는 순수 디지털 방식이 요구하는 ~2.8초와 비교했을 때 55%의 감소를 나타냅니다.

의의 및 주장
본 논문은 DACQO 패러다임이 현재의 NISQ 하드웨어에서 최적화 문제를 위한 **양자 우위(quantum advantage)**를 확보할 수 있는 실행 가능한 경로를 제공한다고 주장합니다. 트랩 이온 프로세서의 특정 능력(특히 GMS 게이트)과 알고리즘을 공동 설계함으로써, 이 방법은 결맞음 현상 때문에 접근이 불가능했던 더 큰 규모의 문제 인스턴스(≥20 큐비트)를 해결할 수 있게 합니다.

저자들은 이 접근 방식이 극도로 높은 충실도의 2-큐비트 게이트를 엔지니어링해야 하는 엄격한 요구 사항을 완화하며, "적절한" 충실도(98%~99.5%)를 가진 아날로그 게이트를 디지털 게이트와 함께 사용하는 것이 규모를 확장하는 데 더 실용적인 경로임을 강조합니다. 또한, 프로그래밍 가능한 불균질 아날로그 블록(예: 빠른 XX 게이트)의 향후 발전이 비균질 문제를 위한 스케일링을 더욱 개선하고 양자 속도 한계(quantum speed limit)에 도달할 수 있음을 언급합니다. 본 연구는 디지털-아날로그 인코딩이 산업 관련 조합 최적화 문제를 해결하기 위한 중요한 단계임을 위치시킵니다.