Digital-Analog Counterdiabatic Quantum Optimization with Trapped Ions

Resumo Técnico: Otimização Quântica Contra-adiabática Digital-Analógica com Íons Aprisionados

Definição do Problema
O artigo aborda o desafio de resolver problemas de Otimização Binária Não Restrita Quadrática (QUBO) em dispositivos quânticos de Escala Intermediária com Ruído (NISQ) atuais, especificamente processadores de íons aprisionados. Embora a computação quântica contra-adiabática digitalizada (DCQC) ofereça melhorias de escalonamento polinomial sobre os métodos adiabáticos convencionais, as implementações puramente digitais exigem profundidades de circuito substanciais. Essa profundidade excede os tempos de coerência dos dispositivos atuais, limitando o tamanho dos problemas solucionáveis. Os autores identificam a necessidade de uma abordagem híbrida que aproveite a conectividade todos-para-todos e as capacidades multi-qubit de íons aprisionados para reduzir a profundidade do circuito sem sacrificar a flexibilidade necessária para tarefas de otimização.

Metodologia
Os autores propõem um algoritmo de Otimização Quântica Contra-adiabática Digital-Analógica (DACQO) adaptado para arquiteturas de íons aprisionados. A metodologia central envolve:

1. Formulação do Hamiltoniano: O problema QUBO alvo é codificado no estado fundamental de um Hamiltoniano $H_f$. Para acelerar a evolução até este estado fundamental, o algoritmo utiliza termos de condução contra-adiabática (CD) derivados da expansão do comutador aninhado do potencial de gauge adiabático (AGP). A aproximação de primeira ordem do AGP introduz termos locais e bilocais envolvendo operadores de Pauli ($\sigma_x, \sigma_y, \sigma_z$).
2. Blocos Analógicos (Portas GMS): Em vez de decompor todas as interações em portas de um e dois qubits, o algoritmo utiliza portas Globais de Mølmer-Sørensen (GMS) como blocos analógicos. Essas portas podem gerar interações de muitos corpos simultâneas (termos 2-locais e n-locais efetivos) através de um subconjunto de íons usando um campo uniforme. A porta GMS específica é definida como $U_{MS}^k(\theta, \phi) = \exp[-i\frac{\theta}{4}(\cos\phi S_x + \sin\phi S_y)^2]$.
3. Codificação Híbrida: A evolução de tempo contínuo governada pelo Hamiltoniano CD é digitalizada usando um esquema de Trotterização. As camadas "analógicas" consistem em portas GMS que implementam os termos de interação multi-qubit diretamente. Estas são intercaladas com camadas "digitais" compostas por rotações de qubit único para corrigir fases, eliminar termos parasitários (ex: termos $\sigma_y\sigma_y$ indesejados) e introduzir inhomogeneidade (forças de acoplamento variáveis $J_{ij}$), onde necessário.
4. Estrutura Algorítmica:
   • Caso Homogêneo: Para acoplamento uniforme, o algoritmo utiliza blocos GMS de 4 qubits para emaranhar íons vizinhos, seguidos de portas conjugadas para remover termos parasitários e rotações de qubit único.
   • Caso Inhomogêneo: Para acoplamento não uniforme, o algoritmo introduz rotações locais para modular as forças de interação. Isso requer a substituição sistemática de blocos analógicos por $k(k-1)/2$ blocos suplementados por rotações locais, aumentando a profundidade do circuito, mas mantendo a vantagem híbrida.

Principais Contribuições

• Protocolo Específico de Hardware: O artigo introduz um protocolo DAQC projetado especificamente para processadores de íons aprisionados, explorando as capacidades nativas da porta GMS para implementar termos CD de ordem superior de forma eficiente.
• Redução da Profundidade de Circuito: Ao utilizar blocos analógicos para emaranhamento multi-qubit, os autores demonstram uma redução significativa na profundidade do circuito em comparação com abordagens puramente digitais. Isso permite que o algoritmo foque em instâncias de problemas maiores (exigindo mais qubits) dentro dos limites de tempo de coerência dos dispositivos atuais.
• Análise de Limiar de Fidelidade: O estudo calcula a fidelidade mínima de porta necessária para que os blocos analógicos superem as simulações puramente digitais. Conclui-se que, para sistemas de até 20 qubits, fidelidades de bloco analógico na faixa de 98%–99% são suficientes para superar o desempenho digital, e 99%–99,5% é necessário para atingir os marcos mínimos de precisão. Esses limiares são reportados como estando dentro das capacidades do hardware de última geração.
• Projeções de Escalabilidade: Os autores projetam que, com a tecnologia atual, a abordagem DACQO pode resolver problemas de otimização envolvendo até 55 qubits dentro do tempo de coerência, enquanto uma abordagem puramente digital exigiria estender significativamente o tempo de coerência (ex: de ~1,8s para ~2,8s para 100 qubits).

Resultados

• Probabilidade de Sucesso: Simulações no modelo de Ising homogêneo de 4 qubits mostram que o algoritmo DACQO supera o desempenho da simulação puramente digital quando a fidelidade do bloco analógico excede aproximadamente 94%.
• Escalabilidade: A análise do problema do Conjunto Independente Máximo (MIS) em grafos de 16 nós demonstra que a abordagem híbrida reduz o tempo de execução do circuito em um fator de aproximadamente 1,6x a 2x em comparação com simulações digitais.
  • Para grafos não ponderados e de pesos mistos, o aumento do tamanho do bloco analógico reduz ainda mais o tempo de execução.
  • Para grafos totalmente não uniformes (inhomogêneos), a redução ótima é alcançada com blocos analógicos menores (2-qubits), já que blocos maiores incorrem em uma penalidade de profundidade devido ao overhead de introduzir a inhomogeneidade.
• Eficiência de Tempo de Execução: Para um problema de 100 qubits, a abordagem DACQO requer um tempo de coerência de aproximadamente 1,8 segundos, representando uma redução de 55% em comparação aos ~2,8 segundos exigidos pelo método puramente digital.

Significância e Alegações
O artigo afirma que o paradigma DACQO fornece um caminho viável para a vantagem quântica em problemas de otimização em hardware NISQ atual. Ao co-projetar o algoritmo com as capacidades específicas de processadores de íons aprisionados (especificamente as portas GMS), o método permite a solução de instâncias de problemas maiores (≥20 qubits) que seriam inacessíveis devido à decoerência.

Os autores enfatizam que esta abordagem relaxa o requisito rigoroso de engenharia de portas de 2-qubits de altíssima fidelidade, sugerindo que focar em portas analógicas com fidelidade "razoável" (98%–99,5%), suplementadas por portas digitais, é uma rota mais prática para o escalonamento. Além disso, o artigo observa que futuros avanços em blocos analógicos programáveis e inhomogêneos (como portas XX rápidas) poderiam melhorar ainda mais o escalonamento para problemas não homogêneos e se aproximar do limite de velocidade quântica. O trabalho posiciona a codificação digital-analógica como um passo crítico para resolver problemas de otimização combinatória relevantes para a indústria.