SoK: From Silicon to Netlist and Beyond $-$ Two Decades of Hardware Reverse Engineering Research

1. 문제 정의 (Problem)

현대 컴퓨팅 시스템은 하드웨어를 신뢰의 근간 (Root of Trust) 으로 삼고 있습니다. 그러나 글로벌하게 분산된 복잡한 공급망은 하드웨어 트로이, 위조, 지적재산권 (IP) 도난 등의 악의적 기능 삽입 위험을 내포하고 있습니다. 이를 해결하기 위해 **하드웨어 역공학 (Hardware Reverse Engineering, HRE)**은 설계 검증, 공급망 보증, 취약점 발견 등에 필수적입니다.

그러나 지난 20 년간 HRE 연구가 꾸준히 성장해 왔음에도 불구하고, 다음과 같은 심각한 문제들이 존재합니다:

• 지식 파편화: 연구가 IC (집적회로), FPGA, 네틀리스트 역공학 등 하위 분야별로 분리되어 진행되며, 하드웨어 설계, 제조, 실패 분석, 보안 등 다양한 커뮤니티 간에 단절되어 있습니다.
• 재현성 부족: 기존 연구 결과의 재현이 어렵고, 공유되는 아티팩트 (코드, 데이터셋 등) 가 부족합니다.
• 비교의 어려움: 표준화된 벤치마크와 평가 지표가 부재하여 기술 간 정량적 비교가 어렵습니다.
• 법적 불확실성: 수출 통제 및 지적재산권 문제로 인해 공개 연구와 데이터 공유가 제한됩니다.

이 논문은 이러한 문제들을 체계적으로 분석하고, 향후 HRE 연구가 더 정교하고 재현 가능하며 확장 가능한 학문으로 발전하기 위한 방향을 제시합니다.

2. 방법론 (Methodology)

저자들은 20 년간의 HRE 연구 성과를 종합하기 위해 체계적인 지식 체계화 (Systematization of Knowledge) 를 수행했습니다.

• 데이터 수집: DBLP, Semantic Scholar, Google Scholar 등을 통해 초기 571 편의 논문을 검색하고, 역방향 및 정방향 인용 마이닝 (Citation Mining) 을 반복하여 총 973 편의 논문을 확보했습니다.
• 선정 및 분류: 187 편의 최종 논문 코퍼스를 선정했습니다. 선정 기준은 영어로 작성된 동료 검토 (Peer-reviewed) 논문이며, HRE 핵심 기여를 하는 것들로 한정했습니다.
  • 주요 분류: IC 역공학 (87 편), FPGA 역공학 (23 편), 네틀리스트 역공학 (77 편).
• 분석 프로세스:
  1. 기술 및 과제 도출 (RQ1 & RQ2): 각 분야별 기술적 접근법과 진전을 방해하는 기술적/조직적 과제를 분석했습니다.
  2. 아티팩트 평가 (RQ3): 187 편의 논문 중 아티팩트 (도구, 이미지, 스크립트 등) 를 제공한다고 주장한 31 편의 논문을 대상으로 **가용성 (Availability), 기능성 (Functionality), 재현성 (Reproducibility)**을 평가했습니다. 평가는 저자와의 상호작용 없이 독립적으로 수행되었습니다.

3. 주요 기여 및 기술적 내용 (Key Contributions & Technical Findings)

A. 기술적 접근법 (RQ1)

논문을 통해 HRE 워크플로우를 세 단계로 세분화하여 기술들을 정리했습니다.

1. IC 에서 네틀리스트까지 (IC to Netlist):
   • 5 단계 프로세스: 샘플 준비 (Decapsulation, Cross-section, Delayering) → 이미징 (SEM) → 스티칭 및 스택킹 → 시맨틱 세그멘테이션 → 네틀리스트 추출.
   • 기술 동향: 전통적인 컴퓨터 비전 (템플릿 매칭, 엣지 검출) 에서 머신러닝 (CNN, GNN, 생성형 AI) 으로 전환 중입니다. 특히 합성 데이터 (Synthetic Data) 를 활용한 학습과 전이 학습 (Transfer Learning) 이 주목받고 있습니다.
2. FPGA 에서 네틀리스트까지 (FPGA to Netlist):
   • 4 단계 프로세스: 비트스트림 포맷 역공학 → 비트스트림 추출 → 복호화 (선택적) → 네틀리스트 변환.
   • 기술 동향: 벤더별 비트스트림 포맷 분석, 논리 요소 (LUT, FF) 및 라우팅 매핑, 하드 IP 블록 식별 등. 주로 AMD(Xilinx) 계열 FPGA 에 집중된 연구가 많습니다.
3. 네틀리스트 역공학 (Netlist Reverse Engineering):
   • 4 단계 프로세스: 파티셔닝 (Partitioning) → 모듈 식별 (Module Identification) → 알고리즘 복구 (Algorithmic Recovery) → 의미 부여 (Sensemaking).
   • 기술 동향: 그래프 신경망 (GNN) 을 활용한 모듈 분류, FSM(유한 상태 기계) 추출, 산술 회로 식별, SAT/SMT 솔버를 이용한 기능적 등가성 검증 등이 사용됩니다.

B. 주요 과제 (RQ2)

• 기술 격차: 학술계의 역공학 기술은 주로 28nm~180nm 구형 공정 (Planar CMOS) 에 국한되어 있으며, 최신 FinFET(22nm 이하) 및 GAAFET 공정에 대한 연구는 거의 없습니다.
• 오류 전파: 이미지 품질 저하, 샘플 준비 오류, 세그멘테이션 오류가 최종 네틀리스트 추출에 치명적인 영향을 미칩니다.
• 자동화의 한계: 많은 단계가 여전히 수동 개입에 의존하며, 완전 자동화는 어렵습니다.
• 검증의 부재: Ground Truth(정답 데이터) 가 부족하고, 평가 지표 (IoU 등) 가 실제 기능적 정확도를 반영하지 못합니다.

C. 아티팩트 평가 결과 (RQ3) - 가장 충격적인 발견

• 가용성: 187 편의 논문 중 31 편 (17%) 만 아티팩트 제공을 주장했으나, 실제로 접근 가능한 것은 24 개뿐이었습니다.
• 기능성: 접근 가능한 25 개 아티팩트 중 문서화 부재, 의존성 누락, 실행 불가 등의 문제가 빈번했습니다.
• 재현성: 187 편의 논문 중 오직 7 편 (4%) 만의 핵심 결과를 재현하는 데 성공했습니다. 나머지 96% 는 아티팩트 부재, 실행 환경 문제, 또는 평가 자료 미비로 재현이 불가능했습니다.

4. 결과 및 시사점 (Results & Significance)

이 연구는 HRE 분야가 기술적 진보에도 불구하고 시스템적 위기에 직면해 있음을 보여줍니다. 재현성 부족과 표준화 부재로 인해 연구가 누적되지 못하고 있습니다. 이를 해결하기 위해 저자들은 세 가지 구조적 기회 (Opportunities) 와 이해관계자별 제안을 제시합니다.

1. 재현성 및 재사용성 증대 (Reproducibility & Reusability):
   • 학계: 컨테이너화 (Docker 등), 의존성 고정, 장기 보관 (Zenodo 등) 을 의무화하고, 아티팩트 평가를 논문 게재의 필수 조건으로 삼아야 합니다.
   • 산업계: 오픈소스 HRE 툴 유지보수에 기여해야 합니다.
2. 엄격한 비교 가능성 확보 (Rigorous Comparability):
   • 벤치마크: 법적 문제가 해결된 공개 데이터셋 (GDSII, 비트스트림, 네틀리스트 등) 과 Ground Truth 를 갖춘 표준 벤치마크가 필요합니다.
   • 평가 지표: 픽셀 정확도 (IoU) 대신 전기적 중요도 (Electrically Significant Differences) 등 실제 기능과 연관된 지표를 도입해야 합니다.
3. 법적 명확성 제공 (Legal Clarity):
   • 정부/규제기관: HRE 연구가 국가 안보나 IP 침해가 아닌 보안 강화 (Defensive Security) 목적임을 인정하고, 연구용 데이터 공유를 위한 법적 예외 조항을 마련해야 합니다.
   • 산업계: 연구 친화적인 라이선스 정책을 도입해야 합니다.

5. 결론

이 논문은 하드웨어 역공학 연구의 현재 상태를 비판적으로 조명하며, 재현성, 표준화, 법적 지원이라는 세 가지 축을 통해 학계, 산업계, 정부가 협력해야 함을 강조합니다. 이러한 체계적인 변화가 이루어져야만 HRE 는 단순한 기술적 도구를 넘어, 하드웨어 공급망의 신뢰성을 보장하는 확고한 학문 분야로 성장할 수 있습니다.