SoK: From Silicon to Netlist and Beyond $-$ Two Decades of Hardware Reverse Engineering Research

Título: SoK: De Silício a Netlist e Além – Duas Décadas de Pesquisa em Engenharia Reversa de Hardware

1. O Problema

A Engenharia Reversa de Hardware (HRE - Hardware Reverse Engineering) é fundamental para a segurança de sistemas computacionais modernos, servindo como base para a garantia de confiança na cadeia de suprimentos, verificação de design e descoberta de vulnerabilidades. No entanto, após duas décadas de crescimento acadêmico, o campo permanece fragmentado.

• Fragmentação: A pesquisa está dividida em três subdomínios distintos (Circuitos Integrados - ICs, FPGAs e Netlists) e comunidades de pesquisa separadas (design de hardware, manufatura, análise de falhas e segurança).
• Falta de Visão Holística: Não existe uma perspectiva unificada, dificultando a avaliação do estado da arte e a identificação de desafios comuns.
• Reprodutibilidade Crítica: A pesquisa atual sofre com a falta de artefatos (código, dados, ferramentas) disponíveis, funcionais e reprodutíveis, o que impede o progresso cumulativo e a comparação rigorosa entre técnicas.

2. Metodologia

Os autores realizaram uma Sistematização do Conhecimento (SoK) baseada em uma análise profunda de 187 publicações revisadas por pares. O processo seguiu um pipeline estruturado de quatro etapas (inspirado na metodologia de Wolfswinkel et al.):

1. Busca de Literatura: Identificação inicial de 571 artigos em bancos de dados (DBLP, Semantic Scholar, Google Scholar), seguida de mineração de citações (para frente e para trás) até a saturação, totalizando 973 artigos.
2. Seleção e Organização: Filtragem rigorosa para manter apenas artigos em inglês, revisados por pares e com contribuição primária em HRE. O corpus final foi dividido em:
   • 87 artigos sobre Engenharia Reversa de ICs.
   • 23 artigos sobre Engenharia Reversa de FPGAs.
   • 77 artigos sobre Engenharia Reversa de Netlists.
3. Distilação de Técnicas e Desafios: Três equipes analisaram os artigos para mapear técnicas técnicas (RQ1) e desafios organizacionais/técnicos (RQ2).
4. Avaliação de Artefatos (RQ3): Os autores avaliaram manualmente os 30 artefatos únicos (ferramentas, imagens, scripts) declarados nas publicações, testando sua Disponibilidade, Funcionalidade e Reprodutibilidade.

3. Principais Contribuições e Descobertas Técnicas

O artigo mapeia o fluxo de trabalho completo da HRE e identifica lacunas específicas em cada domínio:

A. De IC para Netlist (Recuperação de Layout Físico)

• Técnicas: Envolve preparação de amostra (desembalagem, delayering), imageamento (SEM), costura e empilhamento de imagens, segmentação semântica (identificação de transistores e fios) e extração da netlist.
• Desafios:
  • Lacuna Tecnológica: A pesquisa acadêmica está atrasada em relação à indústria. A maioria dos estudos foca em nós de tecnologia planar (180nm a 28nm), enquanto a indústria avançou para FinFETs e GAAFETs (22nm e abaixo), onde as capacidades de HRE acadêmica são inexistentes ou limitadas.
  • Propagação de Erros: Pequenos erros na preparação da amostra ou no imageamento comprometem todo o processo de extração.
  • Generalização: Modelos de aprendizado de máquina treinados em um tipo de IC não generalizam bem para outros devido a variações no processo de fabricação e nas imagens.

B. De FPGA para Netlist (Recuperação de Bitstream)

• Técnicas: Engenharia reversa do formato do bitstream, extração, descriptografia (se necessário) e conversão para netlist.
• Desafios:
  • Dependência de Ferramentas Obsoletas: Muitas técnicas dependem de ferramentas EDA descontinuadas (ex: AMD ISE) que permitiam controle granular, o que não é mais possível em ferramentas modernas (ex: Vivado).
  • Foco Desproporcional: A pesquisa concentra-se excessivamente em FPGAs da AMD (Xilinx), com pouca cobertura de outros fabricantes.
  • Validação Insuficiente: Muitas alegações de "recuperação perfeita" são baseadas em benchmarks mínimos e não são verificadas em designs complexos.

C. Engenharia Reversa de Netlist (Análise Lógica)

• Técnicas: Particionamento da "mar de portas" em módulos funcionais, identificação de módulos (datapath, controle), recuperação algorítmica (reconstrução de máquinas de estado finito e lógica aritmética) e compreensão (sensemaking).
• Desafios:
  • Fase Inicial: A maioria das pesquisas foca apenas no particionamento e identificação de módulos, negligenciando a recuperação algorítmica completa e a compreensão de alto nível.
  • Suposições Idealizadas: Algoritmos frequentemente assumem netlists perfeitas e sem erros, o que não reflete a realidade da extração física.
  • Falta de Padronização: Ausência de benchmarks públicos, ground truth (verdade fundamental) e métricas de avaliação padronizadas.

4. Resultados da Avaliação de Artefatos (RQ3)

Este é um dos achados mais críticos do artigo:

• Baixa Disponibilidade: Apenas 17% (31 de 187) dos artigos declararam fornecer artefatos.
• Baixa Funcionalidade: Dos artefatos disponíveis, muitos tinham documentação incompleta, dependências quebradas ou caminhos codificados.
• Reprodutibilidade Catastrófica: Apenas 7 publicações (4%) de todo o corpus permitiram que os autores reproduzissem pelo menos parte dos resultados principais.
• Conclusão: A falta de reprodutibilidade impede a comparação justa de técnicas e o avanço cumulativo do campo.

5. Significância e Recomendações

O artigo argumenta que a HRE precisa evoluir de um campo fragmentado para uma disciplina coordenada, reprodutível e escalável. Os autores propõem três oportunidades transversais e ações para diferentes partes interessadas:

1. Valorizar Reprodutibilidade e Reutilização:

   • Academia: Conferências devem tornar a publicação de artefatos obrigatória e recompensar o trabalho de engenharia de ferramentas.
   • Pesquisadores: Devem usar containers (Docker/VMs) e documentar pipelines modularmente.
   • Indústria: Deve contribuir tempo para manter ferramentas de código aberto.

2. Garantir Comparabilidade Rigorosa:

   • Comunidade: Desenvolver benchmarks padronizados, legais e com "ground truth" (ex: imagens de ICs com GDSII correspondente, bitstreams com netlist original).
   • Indústria: Fornecer designs de referência legalmente liberados para pesquisa.

3. Fornecer Clareza Legal:

   • Governo/Reguladores: Reavaliar restrições de exportação e leis de propriedade intelectual que impedem a pesquisa pública em HRE, reconhecendo seu valor defensivo (segurança da cadeia de suprimentos).
   • Instituições: Oferecer suporte jurídico para pesquisadores que lidam com artefatos sensíveis.

Conclusão Final:
A Engenharia Reversa de Hardware é essencial para a segurança nacional e corporativa, mas seu potencial está sendo limitado por barreiras técnicas e sistêmicas. A adoção de práticas centradas em artefatos, benchmarks padronizados e um quadro legal mais claro é necessária para transformar a HRE em uma disciplina científica madura, capaz de verificar a confiança em hardware moderno.