ソフトウェア・システム・セキュリティ研究における SoK（知識の体系化）：

「シリコンからネットリストへ、そしてその先へ：ハードウェアリバースエンジニアリング研究の 20 年」

本論文は、現代のコンピューティングシステムにおける「信頼の根（Root of Trust）」であるハードウェアのセキュリティ保証において不可欠な**ハードウェアリバースエンジニアリング（HRE: Hardware Reverse Engineering）**に関する、過去 20 年間にわたる学術研究を体系的に整理・分析した SoK（Systematization of Knowledge）論文です。

以下に、問題定義、手法、主要な貢献、結果、および意義について詳細にまとめます。

---

1. 問題定義 (Problem)

ハードウェア製造はグローバルで複雑なサプライチェーンを有しており、ハードウェアトロイの木馬、偽造、知的財産（IP）の窃取などのリスクが存在します。HRE は、これらの脅威を検出・検証するための重要な手段ですが、以下の課題により研究の進展が阻害されています。

• 知識の断片化: HRE は「IC（集積回路）」「FPGA（フィールド・プログラマブル・ゲート・アレイ）」「ネットリスト」の 3 つのサブドメインに分割されており、コミュニティ間や技術分野間で知識が共有されていません。
• 再現性の欠如: 既存の研究手法の多くは、ベンチマークや評価指標が統一されておらず、結果の再現性が極めて低い状態にあります。
• アーティファクトの不足: 論文に提示されるツールやデータセット（アーティファクト）が入手可能であっても、機能せず、または結果を再現できないケースが大半を占めています。

2. 手法 (Methodology)

著者らは、HRE 研究の全体像を把握するため、以下の 4 段階の分析パイプラインを用いて体系的な文献レビューを行いました。

1. 文献検索 (Literature Search): DBLP, Semantic Scholar, Google Scholar などのデータベース検索と、引用マイニング（後方・前方引用）を組み合わせ、2025 年 12 月時点で 973 件の論文を収集しました。
2. 選別と整理 (Select & Organize): 英語のピアレビュー論文に限定し、HRE の主要な貢献（IC, FPGA, ネットリスト解析）に焦点を当てた 187 件の論文を最終コーパスとして選定しました。
3. 技術と課題の抽出 (Distill Techniques & Challenges): 選定された論文を 3 つの専門チーム（IC, FPGA, ネットリスト）で分析し、技術的アプローチと研究を阻害する課題を抽出しました。
4. アーティファクト評価 (Artifact Evaluation): コーパスに含まれる 30 件のアーティファクト（ツール、画像、データセットなど）について、以下の 3 つの基準で評価を行いました。
   • Availability（入手可能性）: 永続的リポジトリ、一時的ホスティング、要リクエスト、入手不可。
   • Functionality（機能性）: 完全性、ドキュメントの質、実行可能性。
   • Reproducibility（再現性）: 論文の主要な結果を再現できたか。

3. 主要な貢献と技術的知見 (Key Contributions & Findings)

A. 技術的アプローチの体系化 (RQ1)

HRE のワークフローを以下の 3 つの領域で整理しました。

• IC リバースエンジニアリング (IC RE):
  • プロセス: サンプル準備（デパケージ、デレイヤーリング）→ 画像取得（SEM 等）→ 画像の継ぎ接ぎ・積層 → セマンティックセグメンテーション → ネットリスト抽出。
  • 技術: 従来のコンピュータビジョンから、深層学習（CNN, GAN, 転移学習）への移行が進んでいます。しかし、合成データと実データのドメインギャップが課題です。
• FPGA リバースエンジニアリング (FPGA RE):
  • プロセス: ビットストリーム形式の解析 → 抽出 → 復号（必要に応じて）→ ネットリスト変換。
  • 技術: 主にベンダーのドキュメントや、論理要素とビットの対応関係を特定するための実験的アプローチに依存しています。AMD (Xilinx) 製 FPGA への依存度が高く、他社製への一般化が不足しています。
• ネットリストリバースエンジニアリング (Netlist RE):
  • プロセス: パーティショニング（機能ブロックの分割）→ モジュール識別 → アルゴリズム回復 → 意味理解（Sensemaking）。
  • 技術: グラフクラスタリング、グラフニューラルネットワーク（GNN）、SAT/SMT ソルバー、形式検証などが用いられています。しかし、制御論理とデータパスの統合的な理解や、高レベルアルゴリズムの回復は未解決の領域です。

B. 研究を阻害する課題 (RQ2)

• 技術的課題:
  • ノードの遅れ: 学術研究は 28nm 以下の平面 CMOS 中心であり、FinFET や GAAFET などの最先端プロセスへの対応が追いついていません。
  • 誤差伝播: 画像の品質やデレイヤーリングの不完全さが、最終的なネットリストの精度に致命的な影響を与えます。
  • 一般化の難しさ: 学習モデルが特定の IC や技術ノードにしか適用できない（ドメインシフト問題）。
• 組織的・構造的課題:
  • 自動化の壁: 多くの工程で人間の専門知識や手動介入が必要であり、完全自動化は困難です。
  • 評価基準の欠如: 統一されたベンチマークや評価指標（Ground Truth）が存在せず、手法間の公平な比較ができません。

C. アーティファクト評価の結果 (RQ3)

• 入手可能性: 187 件中 31 件（17%）がアーティファクトの提供を主張していましたが、実際に入手できたのは 24 件でした。
• 機能性と再現性: 入手可能な 20 件のツールのうち、問題なく実行できたのは 6 件のみでした。
• 再現性の深刻な低さ: 187 件の論文のうち、主要な結果を再現できたのはわずか 7 件（4%）のみでした。多くの場合、必要なデータ（ビットストリーム、ネットリスト、ラベル付き画像など）や評価スクリプトが欠落していました。

4. 提言と機会 (Opportunities & Recommendations)

研究の持続的かつスケーラブルな発展のために、以下の 3 つの機会に対してステークホルダー（学術界、産業界、政府）に具体的な行動を提言しています。

1. 再現性と再利用性の価値化:
   • 学術誌はアーティファクト評価を必須化し、ツールやデータセットを第一級の研究成果として評価すべきです。
   • 研究者はコンテナ化や依存関係の固定を行い、モジュール化されたコードを提供すべきです。
2. 厳密な比較可能性の確保:
   • 法的にクリアされたベンチマーク（GDSII、ネットリスト、ビットストリームを含む）を構築し、コミュニティで維持管理する必要があります。
   • 産業界は、検証済みの Ground Truth を持つ参考設計を提供することで、研究を加速させるべきです。
3. 法的な明確化とクリアランス:
   • 輸出規制やライセンス条項が HRE 研究を不当に制限している現状を再評価し、公開研究を支援する法的枠組みの整備が必要です。
   • 政府は、Ghidra（ソフトウェア RE ツール）のようなオープンソース・ハードウェアセキュリティツールの開発を支援すべきです。

5. 意義 (Significance)

本論文は、HRE 分野が「断片的で再現性の低い状態」から「統合され、厳密でスケーラブルな学問分野」へと進化するための道筋を示しました。

• 現状の可視化: 20 年間の研究を網羅し、技術的成熟度と課題を明確にしました。
• 危機的状況の指摘: 再現性が 4% しかないという事実は、分野全体の信頼性と進歩の速度に重大な懸念を示しています。
• 将来への指針: 単なる技術的な改善だけでなく、学術的インセンティブ、産業界との協力、法的環境の整備という多角的なアプローチが必要であることを強調し、ハードウェアサプライチェーンのセキュリティと信頼性向上に貢献する基盤を築きました。

結論として、HRE はハードウェアの信頼性を保証する上で不可欠ですが、その潜在能力を最大限に発揮するためには、技術的な革新と並行して、研究コミュニティの構造と文化の変革が急務であると説いています。