Fabrication-aware inverse-designed Y-junctions for multiple asymmetric splitting ratios: trade-off between bandwidth, excess loss, and tolerance

기술 요약: 다중 비대칭 분할비를 갖는 제조 인지형 역설계 Y-접합: 대역폭, 과잉 손실 및 허용 오차 간의 트레이드오프

문제 정의

Y-접합(Y-junction)은 광집적회로(PIC)에서 필수적인 기초 수동 소자로, 온칩 광전력 분할, 결합 및 라우팅에 핵심적인 역할을 한다. 이들은 광대역 동작, 낮은 반사율, 그리고 계층 구조 형성의 용이성이라는 장점을 제공하지만, 제조 공정 오차에 대한 민감성으로 인해 실제 구현에 어려움이 있다. 기존의 역설계된 소자들은 종종 정밀한 국부 기하학적 제어에 의존하는데, 이는 공정 변이(예: 과도 식각, 미달 식각, 측벽 거칠기 또는 팁 라운딩)가 발생할 경우 모드 불일치, 산란 손실 및 분할비 편차를 야기한다.

기존 설계 방식은 컴팩트한 크기, 다중 비대칭 분할비, 그리고 높은 제조 견고성을 동시에 달성하는 데 어려움을 겪는다. 또한, 역설계 기술이 소자의 성능을 발전시켰음에도 불구하고, 많은 접근 방식이 제조 가능성 및 공정 변이를 명시적으로 고려하지 않아, 오차가 누적되는 실제 계층 시스템 환경에서 성능 저하를 초래한다.

방법론

저자들은 표준 실리콘-온-절연체(SOI) 플랫폼(220 nm 실리콘 코어, 3 µm 매립 산화물) 상에서 Y-접합 분배기를 설계하기 위한 제조 지향적 강건 최적화 프레임워크를 제안한다. 이 방법론은 형상 적응형 최적화(shape-adaptive optimization), 곡선형 도파로 최적화(curved waveguide optimization), 그리고 직접 이진 탐색(Direct Binary Search, DBS) 알고리즘을 결합한 단계적 최적화 방식을 채택한다.

1. 단계적 최적화 전략:

• 1단계 (형상 최적화): Y-접합 결합 영역은 입력 및 출력 도파로 사이의 삽입 손실을 최소화하고 타겟 지점에서의 전기장 강도를 최대화하기 위해 형상 적응형 알고리즘을 사용하여 최적화된다.
• 2단계 (곡선형 도파로 최적화): 곡선형 브랜치 영역은 매끄러운 필드 전이를 보장하고 굽힘으로 인한 산란 및 모드 손실을 최소화하도록 추가 최적화되어, 안정적인 필드 전이를 유도한다.

2. 강건성 최적화:
실리콘 두께 편차(특히 음의 편차)가 가장 지배적인 민감 요소임을 인식하여, 저자들은 명목상 최적점 주변에서 국부적인 강건 재최적화 전략을 도입한다. 전체를 다시 설계하는 대신, 다른 지점들은 고정하고 특정 스플라인 제어 포인트(spline control points)만을 해제하여 최적화한다. 명목 성능과 제조 코너 케이스에 대한 내성을 균형 있게 맞추기 위해 두 가지 강건 목적 함수가 정의된다:

• Scheme 1: 명목 응답($J_{nom}$)과 -20 nm 두께 편차 하에서의 응답($J_{h-20}$)에 가중치를 부여한다.
• Scheme 2: 명목 응답에 중간 단계인 -10 nm 편차($J_{h-10}$)를 목적 함수에 추가하여, 일련의 음의 두께 바이어스 범위 전체에서 더 매끄러운 성능을 보장한다.

3. 비대칭 분할비 제어:
전체 토폴로지를 재설계하거나 복잡한 디지털 픽셀을 도입하지 않고도 다중 비대칭 분할비(4:6, 3:7, 2:8)를 달성하기 위해, 저자들은 고투과 대칭 Y-브랜치의 2단계 분기 굽힘 영역에 **국부 경계 섭동(local boundary perturbations)**을 적용한다.

• 상단 및 하단 브랜치 경계에 엔벨로프 함수(envelope function)를 사용하여 매끄럽고 제약된 기하학적 오프셋을 적용하며, 이 함수는 굽힘 영역에서 정점을 찍고 포트 근처에서는 급격한 모서리를 피하기 위해 점차 작아진다.
• 최적화 과정은 분할비 오차, 총 투과 손실, 그리고 제조 가능성을 보장하기 위한 기하학적 페널티 항($P_g$)을 포함하는 비용 함수($L$)를 최소화한다.

주요 기여

• 제조 인지형 강건 설계: 명목값만을 고려한 최적화를 넘어, 공정 변이 모델(특히 음의 실리콘 두께 바이어스)을 역설계 목적 함수에 명시적으로 통합함으로써 실제 제조 조건 하에서의 반복 가능성을 개선하였다.
• 통합 다중 비율 프레임워크: 단일한 강건 대칭 기본 구조를 섭동함으로써 각 비율마다 별도의 토폴로지를 설계할 필요 없이 다중 비대칭 분할비(4:6, 3:7, 2:8)를 지원하는 통합 설계 방식을 입증하였다.
• 저복잡도 튜닝: 픽셀화된 역설계나 방대한 학습 데이터 또는 복잡한 훈련이 필요한 딥러닝 방식과 대조적으로, 서브파장(subwavelength)의 이산적 특징을 피함으로써 초기 설계의 연속성과 제조 가능성을 유지하는 방법을 제안하였다.

결과

1. 근본적 광학 특성:
최적화된 Y-브랜치는 1200–2000 nm 파장 범위에서 광대역 저손실 동작을 보인다.

• 투과율: 중심 파장 근처에서 약 0.9912로 정점을 찍으며 0.9 이상을 유지한다.
• 삽입 손실: 0.0385에서 0.4504 dB 사이이며, 1200–1900 nm 범위의 대부분에서 0.2 dB 미만을 유지한다.

2. 강건성 및 허용 오차 분석:

• 폭 및 간격 오차: ±20 nm의 폭 및 간격 편차에 대해 양호한 허용 오차를 보이며, 1200–1900 nm 범위에서 삽입 손실이 0.2 dB 미만으로 유지된다.
• 두께 오차: -20 nm 두께 편차가 가장 결정적인 요인으로 식별되었으며, 이는 폭 및 간격 오차에 비해 최대 삽입 손실을 약 0.7444 dB까지 크게 증가시킨다. 강건 최적화 전략은 -20 nm 코너 케이스에 명시적으로 가중치를 부여함으로써 명목 설계 대비 이러한 민감도를 완화하고자 하나, 논문은 두께 편차가 여전히 성능에 영향을 미치는 가장 중요한 공정 민감 요소임을 언급한다.

3. 비대칭 분할비:
국부 경계 섭동법은 목표 비율을 높은 정확도로 달성하였다:

• 4:6 분할: 달성된 비율 3.96:6.04; 총 투과율($T_{total}$) = 0.803; 기하학적 페널티($P_g$) = 0.00335.
• 3:7 분할: 달성된 비율 3.03:6.97; 총 투과율($T_{total}$) = 0.704; 기하학적 페널티($P_g$) = 0.00608.
• 2:8 분할: 달성된 비율 1.96:8.04; 총 투과율($T_{total}$) = 0.615; 기하학적 페널티($P_g$) = 0.014.

결과는 트레이드오프 관계를 보여준다: 분할비가 더 비대칭이 될수록 총 투과율은 감소하고 기하학적 변형은 증가하지만, 이 방법은 중등도 또는 강한 비대칭성에서도 효과적으로 작동한다.

의의 및 주장

본 논문은 고성능, 확장 가능성 및 제조 가능한 집적 광소자를 설계하기 위한 실질적인 참조를 제공한다고 주장한다. 대역폭, 과잉 손실 및 제조 허용 오차 간의 트레이드오프를 해결함으로써, 본 연구는 다음과 같은 분야에서 Y-접합의 공학적 응용을 발전시키는 것을 목표로 한다:

• 광 컴퓨팅: 뉴로모픽 광 컴퓨팅을 위한 유연한 전력 분배 제공.
• 광 인터커넥트: 저손실, 광대역 신호 라우팅 지원.
• 집적 광 시스템: 복잡한 광 네트워크, 온칩 전력 모니터링 및 피드백 제어 루프 지원.

저자들은 자신들의 접근 방식이 제조 제약 조건을 명시적으로 고려함으로써 시뮬레이션과 실제 제작된 결과물 사이의 성능 격차를 줄이고, 역설계된 소자의 실질적인 제조 가능성을 높인다는 점을 강조한다.