A simple universal routing strategy for reducing the connectivity requirements of quantum LDPC codes

기술 요약: 양자 LDPC 코드의 연결성 요구 사항을 줄이기 위한 단순하고 보편적인 라우팅 전략

문제 정의
양자 저밀도 패리티 검사(qLDPC) 코드는 표면 코드에 비해 오버헤드를 줄여주지만, 일반적으로 데이터 큐비트와 안실라(ancilla) 큐비트 사이에 조밀하고 장거리인 연결성을 요구한다. 이러한 요구 사항은 각 장거리 게이트가 물리적 커플러를 필요로 하고, 크로스토크를 증가시키며, 충실도(fidelity)를 저하시키고, 교정(calibration)을 복잡하게 만드는 초전도 프로세서와 같은 하드웨어 구현에 큰 도전 과제가 된다. 특정 코드를 위해 "모핑 회로(morphing circuits)"나 "미드 사이클(mid-cycle)" 방식이 제안되기도 했으나, 코드 구조를 근본적으로 변경하거나 회로 수준의 거리를 희생하지 않으면서 장거리 연결을 체계적으로 줄일 수 있는 보편적인 전략이 필요하다.

방법론
저자들은 양자 코드의 고유한 위상적 특성을 활용하는 라우팅 기반 신드롬 측정 전략을 제안한다. 핵심적인 관찰 결과는 많은 양자 코드(Bivariate Bicycle(BB) 코드를 포함하여)에서 X 및 Z 안실라 큐비트가 데이터 큐비트와 짧은 루프(구체적으로 길이 4의 루프)를 형성한다는 것이다.

방법론은 다음 단계들을 포함한다:

1. 순차적 측정: 신드롬 추출 회로는 X와 Z 안실라를 동시에 측정하는 대신 순차적으로 측정하도록 구성된다 (패턴 $C_X C_Z C_X C_Z \dots$).
2. 안실라 라우팅: 데이터 큐비트와 대상 안실라 사이의 직접적인 연결이 제거될 때, 정보는 인접한 반대 유형의 안실라 큐비트를 통해 라우팅된다. 예를 들어, Z 안실라로의 직접적인 연결이 누락된 곳에서 Z 안정기(stabilizer)를 측정하기 위해, 패리티 정보는 인근의 X 안실라를 통해 전달된다.
3. 회로 구성: 이 라우팅은 추가적인 CNOT 게이트 레이어를 사용하여 구현된다. 구체적으로, 저자들은 하나의 연결을 제거하려면 루프의 나머지 세 개의 엣지를 통과하는 "우회로(detour)"를 추가해야 함을 보여준다. 즉, 하나의 직접적인 게이트를 정보를 전달하고 디커플링(decouple)하는 일련의 게이트 시퀀스로 대체하는 것이다.
4. BB 코드에 대한 적용: X 및 Z 안실라와 두 개의 데이터 큐비트로 구성된 길이 4의 루프를 특징으로 하는 가중치 6의 안정기를 가진 Bivariate Bicycle 코드를 위해, 저자들은 이 루프 내의 특정 연결을 식별한다. 그들은 하나의 장거리 연결을 체계적으로 제거하며, 두 가지 구성을 탐색한다:
   • 3/4 LR 회로: Z 안정기에 대해서만 장거리 커플러를 제거한다 (장거리 연결의 75% 유지).
   • Half LR 회로: X 및 Z 안정기 모두에서 장거리 커플러를 하나씩 제거한다 (장거리 연결의 50% 유지).

주요 기여

• 보편적 라우팅 전략: 본 논문은 X 및 Z 안실라 사이의 짧은 루프를 활용하여 연결성 요구 사항을 줄이는 다양한 양자 코드에 적용 가능한 일반적인 방법을 소개한다.
• BB 코드에서의 연결성 감소: BB 코드의 경우, 이 전략은 장거리 연결을 최대 50%까지 성공적으로 제거한다. "half LR" 구성에서는 큐비트당 4개의 로컬 연결과 1개의 장거리 연결만을 요구하게 된다.
• 표면 코드 적응: 이 방법은 회전 표면 코드(rotated surface codes)에 적용되어, McEwen 등의 "mid-cycle" 접근 방식과 유사한 차수-3(degree-3) 연결성을 달rem한다. 이는 독특한 라우팅 메커니즘을 통해 도출되었다.
• 회로 수준 거리 보존: 수치 시뮬레이션을 통해, 저자들은 회로 깊이가 증가함에도 불구하고 회로 수준의 거리가 크게 보존됨을 입증했다. 논리적 오류율의 기울기는 회로 수준의 거리가 코드 거리와 일치함을 나타낸다.

결과

• 표면 코드: 라우팅 접근 방식은 차수-3 연결성을 달성한다. 기존의 4레이어 회로 및 mid-cycle 방식보다 논리적 오류율이 약간 높지만(10개의 CNOT 레이어 vs 4개 또는 8개 레이어의 증가된 깊이 때문), 코드 거리는 보존된다.
• BB 코드:
  • SI1000 오류 모델을 사용한 시뮬레이션 결과, "half LR" 회로(16 CNOT 레이어)와 "three-quarters LR" 회로(14 CNOT 레이어)는 원래의 IBM 구현(7 CNOT 레이어)과 비교할 만한 회로 수준 거리를 유지한다.
  • 물리적 오류율이 $10^{-3}$일 때, 라우팅 회로의 논리적 오류율은 원래 IBM 구현보다 약 10배 높다. 저자들은 이를 증가된 회로 깊이(7 레이어 대비 14–16 레이어) 때문이라고 설명한다.
  • 그러나 이 트레이드오프는 장거리 커플러의 최대 50%를 제거하는 것이다.
• 디코더 성능: 저자들은 X 안실라 측정 결과를 추가적인 검출기(플래그 큐비트)로 사용하는 것이 MWPM(Minimum Weight Perfect Matching) 디코더의 성능을 개선하지 못하고 오히려 약간 저하시킨다는 점을 언급하며, 이를 주요 결과에서 제외하였다.

의의 및 주장
본 논문은 이 라우팅 전략이 엄격한 연결성 제약이 있는 하드웨어, 특히 초전도 프로세서에서 qLDPC 코드를 구현하기 위한 실질적인 경로를 제공한다고 주장한다. 주요 의의는 트레이드오프에 있다: 이 방법은 연결성 요구 사항을 줄이기 위해 회로 깊이를 교환한다.

저자들은 만약 밀집된 장거리 연결을 구현하는 것이 적은 수의 연결과 관련된 물리적 오류율(크로스토크 및 교정 복잡성 때문)을 관리하는 것보다 더 어렵다면, 그들의 방식이 더 선호될 것이라고 주장한다. 그들은 큐비트 결맞음 시간(coherence time)이 향상됨에 따라 증가된 회로 깊이에 대한 페널티가 덜 중요해질 수 있으며, 결과적으로 감소된 연결성 아키텍처가 점점 더 유리해질 것이라고 제안한다. 이 연구는 현재 및 근미래의 하드웨어에서 qLDPC 구현을 가로막는 엄격한 연결성 요구 사항을 완화함으로써, qLDPC 시연을 가능하게 하는 단계로 제시된다.