A simple universal routing strategy for reducing the connectivity requirements of quantum LDPC codes

Resumo Técnico: Uma Estratégia de Roteamento Universal Simples para Reduzir os Requisitos de Conectividade de Códigos qLDPC

Definição do Problema
Códigos de Verificação de Paridade de Baixa Densidade Quântica (qLDPC) oferecem uma redução de overhead para a correção de erros quânticos em comparação com os códigos de superfície, mas tipicamente exigem uma conectividade densa e de longo alcance entre os qubits de dados e de ancila. Esse requisito representa um desafio significativo para a implementação em hardware, particularmente em processadores supercondutores, onde cada porta de longo alcance exige um acoplador físico, aumenta o crosstalk, degrada a fidelidade e complica a calibração. Embora abordagens de "circuitos de morfismo" (morphing circuits) e de "meio de ciclo" (mid-cycle) tenham sido propostas para reduzir a conectividade para códigos específicos, há uma necessidade de uma estratégia universal que reduza sistematicamente as conexões de longo alcance sem alterar fundamentalmente a estrutura do código ou sacrificar a distância ao nível do circuito.

Metodologia
Os autores propõem uma estratégia de medição de síndrome baseada em roteamento que aproveita as propriedades topológicas inerentes aos códigos quânticos. A observação central é que, em muitos códigos quânticos (incluindo códigos de superfície e códigos Bivariate Bicycle - BB), os qubits de ancila X e Z formam loops curtos (especificamente loops de comprimento 4) com os qubits de dados.

A metodologia envolve as seguintes etapas:

1. Medição Sequencial: O circuito de extração de síndrome é estruturado para medir estabilizadores X e Z sequencialmente (padrão $C_X C_Z C_X C_Z \dots$) em vez de simultaneamente.
2. Roteamento de Ancila: Quando uma conexão direta entre um qubit de dados e seu alvo de ancila é removida, a informação é roteada através de um qubit de ancila adjacente do tipo oposto. Por exemplo, para medir um estabilizador Z onde um link direto para uma ancila Z está ausente, a informação de paridade é transferida através de uma ancila X próxima.
3. Construção de Circuito: Este roteamento é implementado usando camadas adicionais de portas CNOT. Especificamente, os autores demonstram que remover uma conexão requer a adição de um "desvio" (detour) através das três arestas restantes do loop, efetivamente substituindo uma porta direta por uma sequência de portas que transfere e depois desacopla a informação.
4. Aplicação a Códigos BB: Para os códigos Bivariate Bicycle, que apresentam layouts de invariância de translação com estabilizadores de peso 6, os autores identificam loops de comprimento 4 formados por pares de ancilas X e Z e dois qubits de dados. Eles removem sistematicamente uma conexão de longo alcance por loop. Duas configurações são exploradas:
   • Circuito de Três Quartos de LR: Remove um acoplador de longo alcance apenas dos estabilizadores Z (retendo 75% das conexões de longo alcance).
   • Circuito de Metade de LR: Remove um acoplador de longo alcance tanto dos estabilizadores X quanto dos Z (retendo 50% das conexões de longo alcance).

Principais Contribuições

• Estratégia de Roteamento Universal: O artigo introduz um método geral aplicável a diversos códigos quânticos que reduz os requisitos de conectividade ao explorar loops curtos entre ancilas X e Z.
• Redução de Conectividade em Códigos BB: Para códigos BB, a estratégia remove com sucesso até 50% das conexões de longo alcance. Na configuração "metade de LR", o requisito de conectividade é reduzido para quatro conexões locais e uma conexão de longo alcance por qubit.
• Adaptação de Códigos de Superfície: O método é aplicado a códigos de superfície rotacionados, alcançando uma conectividade de grau 3 (rede hexagonal) comparável à abordagem de "meio de ciclo" de McEwen et al., mas derivada através de um mecanismo de roteamento distinto.
• Preservação da Distância ao Nível do Circuito: Através de simulações numéricas, os autores demonstram que, apesar do aumento na profundidade do circuito, a distância ao nível do circuito permanece amplamente preservada. As inclinações das taxas de erro lógico indicam que a distância ao nível do circuito corresponde à distância do código.

Resultos

• Códigos de Superfície: A abordagem de roteamento alcança conectividade de grau 3. Embora as taxas de erro lógico sejam ligeiramente superiores às do circuito convencional de 4 camadas e à abordagem de meio de ciclo (devido ao aumento da profundidade para 10 camadas de CNOT contra 4 ou 8), a distância do código é preservada.
• Códigos BB:
  • Simulações usando o modelo de erro SI1000 mostram que o circuito de "metade de LR" (16 camadas de CNOT) e o circuito de "três quartos de LR" (14 camadas de CNOT) mantêm distâncias ao nível do circuito comparáveis à implementação original da IBM (7 camadas de CNOT).
  • Em uma taxa de erro físico de $10^{-3}$, as taxas de erro lógico dos circuitos de roteamento são aproximadamente dez vezes maiores do que a implementação original da IBM. Os autores atribuem isso ao aumento da profundidade do circuito (14–16 camadas vs. 7 camadas).
  • No entanto, o trade-off é a eliminação de até 50% dos acopladores de longo alcance.
• Desempenho do Decodificador: Os autores observam que usar os resultados de medição da ancila X como detectores adicionais (qubits flag) não melhorou o desempenho com o decodificador Minimum Weight Perfect Matching (MWPM) e o degradou ligeiramente, levando-os a excluir esses dados de seus resultados primários.

Significância e Alegações
O artigo alega que esta estratégia de roteamento oferece um caminho prático para implementar códigos qLDPC em hardware com restrições estritas de conectividade, como processadores supercondutores. A principal significância reside no trade-off: o método troca o aumento da profundidade do circuito pela redução dos requisitos de conectividade de hardware.

Os autores argumentam que, se a implementação de conexões densas de longo alcance provar ser mais desafiadora do que gerenciar as taxas de erro físico associadas a menos conexões (devido a crosstalk e complexidade de calibração), seu esquema é preferível. Eles sugerem que, conforme o tempo de coerência dos qubits melhora, a penalidade do aumento da profundidade do circuito pode se tornar menos significativa, tornando as arquiteturas de conectividade reduzida cada vez mais vantajosas. O trabalho é apresentado como um passo para permitir demonstrações de qLDPC em hardware atual e de curto prazo, relaxando os rigorosos requisitos de conectividade que atualmente dificultam sua implementação.