Effective Capacitance Modeling Using Graph Neural Networks

Technische Samenvatting: Effectieve Capacitantie Modellering met Graph Neural Networks

Probleemstelling
Statische Timing-analyse (STA) is een kritisch onderdeel van de VLSI-ontwerpflo, maar staat voor een cyclische afhankelijkheid waarbij timing-analyse afhankelijk is van plaatsing en routing, terwijl de efficiëntie van die fasen afhankelijk is van timingvoorspellingen. Een fundamentele bottleneck in STA is de berekening van effectieve capaciteit ($C_{eff}$), die vereist is voor een nauwkeurige gate-vertragingberekening. Traditionele methoden vertrouwen op iteratieve heuristieken, zoals de combinatie van het O'Brien $\pi$-model en het Dartu-algoritme, om $C_{eff}$ te benaderen. Deze methoden omvatten het vereenvoudigen van complexe RC-interconnectnetwerken en het iteratief oplossen voor $C_{eff}$ om stroomgolven te matchen. Deze benaderingen hebben echter beperkingen:

1. Nauwkeurigheid: Ze vertrouwen op aannames (bijv. vaste drijvende weerstand, eenvoudige ramp-slews) die tot onnauwkeurigheden kunnen leiden, met name in moderne processen met significante resistieve afschermingseffecten.
2. Robuustheid: De heuristieken kunnen falen in convergentie, wat resulteert in fysisch onmogelijke waarden (bijv. $C_{eff} < 0$ of $C_{eff} > C_{total}$), waardoor tools gedwongen worden terug te vallen op pessimistische lumped capacitance-modellen.
3. Snelheid: Het berekenen van $C_{eff}$ is computatieverduurzaam, vooral wanneer dit wordt uitgevoerd over meerdere Process-Voltage-Temperature (PVT)-hoeken en statistische scenario's die vereist zijn voor een robuuste sign-off.

Methodologie
De auteurs stellen GNN-Ceff voor, de eerste op Graph Neural Network (GNN) gebaseerde methode voor post-layout effectieve capaciteitmodellering. De benadering behandelt het RC-interconnectnetwerk als een graf en leert om $C_{eff}$ direct te voorspellen, waardoor iteratieve reductiestappen worden omzeild.

• Grafrepresentatie: De auteurs mappen het geëxtraheerde RC-netwerk ($G_{RC}$) naar een GNN-graf ($G_{GNN}$). Om de beperkingen van standaard "node-centric" GNN's bij het verwerken van edge-kenmerken aan te pakken, representeren ze zowel circuitnodes (pins/juncties) als draden (edges) als nodes in de graf. Junction-nodes worden vervolgens verwijderd om de grafgrootte te verkleinen terwijl de connectiviteit behouden blijft.
• Feature Engineering: Node-kenmerken omvatten driver/fanout-vlaggen, input-slew ($t_\Delta$), driver-weerstand ($R_d$), pin-capaciteit ($C_p$), draadweerstand ($R_w$) en draadcapaciteit ($C_w$). Cruciaal is dat het model cumulatieve stroomopwaartse weerstand ($R_u$) en stroomafwaartse capaciteit ($C_d$) integreert om context te bieden die vergelijkbaar is met Elmore-vertragingmodellen, samen met hop-aantallen vanaf de driver.
• Modelarchitectuur: Het model maakt gebruik van Graph Attention Networks (GAT's) met meerdere attention-heads om relaties tussen buren te leren. Dit wordt gevolgd door een attentional aggregation layer voor graf-pooling, wat impliciet Model Order Reduction (MOR) uitvoert. De geaggregeerde kenmerken worden ingevoerd in een Multi-Layer Perceptron (MLP) om de verhouding van $C_{eff}/C_{total}$ te voorspellen.
• Trainingsstrategie: Om de scheve verdeling van netgroottes in real-world ontwerpen (waar de meeste nets klein zijn) te overwinnen, hebben de auteurs een synthetische trainingsdataset gegenereerd met de GeoSteiner-tool. Deze dataset bevat uniform verdeelde netgraden en $C_{eff}$-waarden, waardoor wordt gegarandeerd dat het model goed generaliseert naar grotere, complexere nets. Het model wordt getraind op deze synthetische data, maar geëvalueerd op real-world benchmarks uit de OpenROAD-flo met de ASAP7-technologie-node.

Belangrijkste Bijdragen

1. Eerste GNN voor Post-Layout $C_{eff}$: Het artikel introduceert de eerste toepassing van GNN's voor het voorspellen van effectieve capaciteit nadat het fysieke ontwerp voltooid is.
2. Impliciete MOR: Het model integreert Model Order Reduction direct in het leerproces via graf-pooling en attention-mechanismen, waardoor de noodzaak voor expliciete, discrete reductiestappen wordt geëlimineerd.
3. Training met Synthetische Data: De auteurs demonstreren een methodologie waarbij een model dat is getraind op uniform verdeelde synthetische data hoge nauwkeurigheid bereikt op real-world, scheve verdelingen.
4. Hyperparameter-optimalisatie: Er is een systematische zoektocht uitgevoerd om de GNN-architectuur te optimaliseren, inclusief het aantal lagen, attention-heads en dropout-rates.

Resultaten
De methode is geëvalueerd met behulp van een complete open-source RTL2GDS-toolflow (OpenROAD) op de ASAP7-technologie-node over typische, snelle en trage PVT-hoeken.

• Nauwkeurigheid:
  • Op de OpenROAD-typische dataset behaalde GNN-Ceff een Mean Absolute Error (MeAE) van 0,01 fF, vergeleken met 0,01 fF voor de O'Brien/Dartu-heuristiek.
  • Op de synthetische dataset (bevat grotere, uitdagendere nets) behaalde GNN-Ceff een MeAE van 0,24 fF, wat significant beter is dan de O'Brien/Dartu-heuristiek, die een MeAE van 7,85 fF had.
  • Robuustheid: In tegenstelling tot de heuristiek, die in tot 6,19% van de synthetische gevallen (en tot 0,07% in OpenROAD-cases) faalde om een geldige $C_{eff}$ te berekenen, faalde GNN-Ceff nooit om een resultaat te produceren. De sigmoid-activatiefunctie in de laatste laag zorgt ervoor dat voorspellingen binnen fysisch mogelijke grenzen blijven (verhouding 0 tot 1).
• Snelheid:
  • Door gebruik te maken van GPU-parallelisatie, toonde GNN-Ceff aanzienlijke snelheidswinsten ten opzichte van de state-of-the-art heuristiek die serieel werd uitgevoerd.
  • Op de OpenROAD-dataset behaalde GNN-Ceff een 929x snelheidswinst ten opzichte van de seriële O'Brien/Dartu-methode.
  • Zelfs wanneer de O'Brien/Dartu-heuristiek parallel werd uitgevoerd op 64 CPU-kernen, behield GNN-Ceff (uitvoerend op een enkele GPU) een 15x snelheidswinst op de OpenROAD-dataset en een 3x snelheidswinst op de synthetische dataset.

Betekenis
Het artikel beweert dat GNN-Ceff een aanzienlijke vooruitgang vertegenwoordigt in VLSI-timing-analyse door een methode te bieden die zowel nauwkeuriger is en ordes van grootte sneller dan huidige heuristieken. Door hoge nauwkeurigheid te bereiken zonder het risico op convergentiefalen en door gebruik te maken van GPU-parallelisatie, stelt de methode snellere timingverificatie over meerdere hoeken mogelijk. Deze capaciteit wordt gepresenteerd als een middel om de efficiëntie van eerdere ontwerpfasen (plaatsing en routing) te verbeteren door snelle, betrouwbare timingfeedback te bieden, wat uiteindelijk bijdraagt aan betere Power, Performance and Area (PPA)-resultaten in VLSI-ontwerpflo's.