A digitally controlled silicon quantum processing unit

Titel: Een digitaal gestuurde silicium quantum processing unit (QPU)

Auteurs: HRL Quantum Team en Collaborators (o.a. Jacob Z. Blumoff, Thaddeus D. Ladd, Matthew D. Reed).

1. Het Probleem

Voor commercieel haalbare quantumcomputers zijn grote aantallen hoogpresterende qubits nodig die schaalbaar kunnen worden gefabriceerd, geïntegreerd en gecontroleerd. Silicium-uitwisselingsqubits (Exchange-Only of EO qubits) zijn een veelbelovende kandidaat vanwege hun compatibiliteit met geavanceerde halfgeleiderproductieprocessen en de eenvoud van hun controlesignalen.

Echter, er blijven belangrijke uitdagingen bestaan:

• Ruis: Het bereiken van voldoende lage ruisniveaus.
• Schaalbaarheid: Het vinden van een schaalbare oplossing voor controle en bedrading.
• Architectuur: Het dilemma tussen het plaatsen van controlehardware bij kamertemperatuur (wat leidt tot een "bedrading-bottleneck" en complexe analoge koppelingen) of bij millikelvin-temperaturen (wat extreme koeling vereist).

2. Methodologie en Oplossing

De auteurs presenteren een geïntegreerde "Quantum Processing Unit" (QPU) die een hybride architectuur volgt om deze problemen op te lossen. Het systeem bestaat uit drie kerncomponenten:

1. Cryogene CMOS-controller:

   • Een volledig aangepaste, low-power CMOS-chip die werkt op 4 Kelvin.
   • Deze chip genereert alle tijdvariërende controlesignalen voor de qubits.
   • Het is een mixed-signal System-on-Chip (SoC) met 70 miljoen transistoren, geoptimaliseerd voor prestaties bij cryogene temperaturen.
   • Het systeem gebruikt een digitale architectuur met sequencers die instructies uitvoeren zonder communicatie met kamertemperatuur tijdens de uitvoering.

2. Supergeleidende Ribbon-kabel (Interconnect):

   • Een nieuwe, hoge-dichtheid supergeleidende ribbon-kabel (gemaakt van Niobium op polyimide) die de controller (4 K) verbindt met de qubit-chip (millikelvin).
   • Deze kabel transporteert 296 signaallijnen met minimale thermische geleiding (< 10 µW warmtelek) en beperkt kruispraat (crosstalk) tot < -80 dB tot 10 GHz.
   • Dit lost het thermische isolatieprobleem op en vermijdt de bedrading-bottleneck van kamertemperatuur-systemen.

3. Silicium Qubit-apparaat:

   • Een chip met een array van 54 uitwisselingsgekoppelde quantum dots (georganiseerd in drie rails), configureerbaar tot maximaal 18 EO-qubits.
   • De qubits zijn gecodeerd in de gezamenlijke spin-toestand van drie elektronen in een Si/SiGe-heterostructuur.
   • De structuur is geoptimaliseerd voor hoge "valley splitting" en verlaagde magnetische ruis (via isotopenverrijking van Si en Ge).
   • De intrinsieke ladingruis is meer dan een orde van grootte lager dan eerdere generaties.

3. Belangrijkste Bijdragen

• Systeem-integratie: Voor het eerst wordt een volledig geïntegreerde QPU getoond die een cryogene controller, een nieuwe supergeleidende interconnect en een hoogwaardige qubit-chip combineert.
• Prestatieverbetering: De auteurs tonen een verbetering van de staat van de kunst (state-of-the-art) voor EO-qubits met een orde van grootte in zowel single-qubit als entangling (twee-qubit) operaties.
• Foutcorrectie Validatie: Het systeem is succesvol getest met complexe quantumfoutcorrectie-codes, wat een cruciale stap is naar een utility-scale quantumcomputer.
• Fabriceerbaarheid: Alle componenten (qubit-chip, kabel, controller) zijn vervaardigd met standaard halfgeleiderwaferprocessen, wat wijst op een sterke route naar massaproductie.

4. Resultaten

De paper presenteert uitgebreide experimentele data:

• Qubit Prestaties:

  • Single-qubit gates: Gemiddelde fouten van 2 × 10⁻⁴.
  • CNOT (twee-qubit) gates: Gemiddelde fouten van 3 × 10⁻³ (met de laagste reproduceerbare fout van 9 × 10⁻⁴).
  • Ruis: Intrinsieke ladingruis en magnetische ruis dragen slechts 0,02% bij aan de totale CNOT-fout; de dominante foutbronnen zijn externe factoren zoals statische magnetische gradiënten en contextuele puls-calibratiefouten.

• Foutdetectie en Correctie:

  • Repetitiecodes: Succesvolle implementatie van een afstand-5 repetitiecode ([5,1,5]) en een afstand-3 code ([3,1,3]).
    • De logische foutenrate (LER) voor de afstand-5 code was ongeveer 5 × 10⁻³.
    • Er werd een schalingsfactor van 4,7 waargenomen tussen afstand-3 en afstand-5, wat aantoont dat de prestaties niet verslechteren naarmate de circuitcomplexiteit toeneemt.
    • Leakage Reduction Units (LRUs) werden geïntegreerd om lekken uit de computationele subruimte te voorkomen, wat essentieel is voor stabiliteit.
  • Quantum Error Detection (QED): Implementatie van de [[4,2,2]] code (een foutdetectiecode die twee logische qubits in vier fysieke qubits verbergt).
    • Na post-selectie (verwijdering van shots met gedetecteerde fouten) werd een logische fideliteit van 0,95 bereikt, onafhankelijk van de initiële staat.
    • Zonder foutdetectie was de fideliteit slechts 0,59.

• Modellering: Er was een sterke overeenkomst tussen experimentele data en simulaties (zowel op spin-niveau als op gebeurtenis-niveau), wat aangeeft dat het systeem goed beschreven kan worden door een schaalbaar prestatiemodel.

5. Betekenis en Toekomstperspectief

Dit werk markeert een mijlpaal in de technologische volwassenheid van silicium spin-qubits. Het bewijst dat:

1. De fundamentele beperkingen zoals ladingruis en valley splitting niet langer de beperkende factoren zijn.
2. De kwaliteit van het systeem wordt bepaald door hoe goed de subcomponenten (controller, interconnect, qubit) als geheel werken.
3. Een systeemontwerp dat 4 K cryogene controle, lage-ruis qubits en supergeleidende interconnects combineert, een praktische basis biedt voor een utility-scale, fouttolerante quantumcomputer in één commercieel koelapparaat.

De auteurs concluderen dat silicium spin-qubits, mede dankzij deze geïntegreerde aanpak, een leidende technologie zijn om commercieel relevante quantumcomputing te realiseren. De volgende stappen liggen in het verbeteren van de integratie (magnetische hygiëne, stroomvoorziening) en het verder optimaliseren van de uniformiteit van de apparaten om de overhead voor kalibratie te verlagen.