Towards fault-tolerance with universal phase-error-transparent gates for high-spin cat codes

Resumo Técnico: Rumo à Tolerância a Falhas com Portas Universais Transparentes a Erros de Fase para Códigos Cat de Alto Spin

Definição do Problema
A correção de erros quânticos (QEC) é essencial para a computação quântica tolerante a falhas, mas códigos de múltiplos qubits frequentemente sofrem com um overhead significativo de recursos. Spins nucleares de alta dimensão em sistemas de doadores baseados em silício (ex: $^{123}$Sb, $^{73}$Ge, $^{83}$Bi) oferecem uma alternativa eficiente em termos de hardware ao codificar um qubit lógico dentro de um único sistema de alto spin ($I > 1/2$). Esses sistemas exibem um ruído intrinsecamente enviesado, onde o desfasamento (erros de fase) é o canal de erro dominante devido ao acoplamento do ruído magnético e elétrico principalmente através do operador $I_z$. Embora o "código cat de spin" (uma superposição de estados coerentes de spin ao longo do eixo x) proporcione robustez intrínseca contra esses erros de fase, a realização de seu pleno potencial requer operações de porta que preservem essa estrutura de correção de erros. As implementações existentes carecem de dispositivos (gadgets) tolerantes a falhas para operações de porta; portas padrão podem propagar erros de forma incontrolável, comprometendo a capacidade do código de corrigi-los. O desafio central é construir um conjunto universal de portas lógicas que sejam "transparentes a erros" (ET - error-transparent) a erros de fase, garantindo que erros estocásticos ocorridos durante a execução da porta permaneçam corrigíveis em etapas subsequentes de QEC.

Metodologia
Os autores constroem um conjunto universal de portas lógicas $\{Z(\theta), CZ, X(\phi)\}$ para o código cat-x de spin que satisfaz o critério de transparência a erro (ET). O critério ET exige que o Hamiltoniano gerador de uma porta comute com os operadores de erro ($I_z$) atuando no subespaço lógico, de modo que os erros ocorridos em qualquer momento durante a evolução da porta sejam propagados de maneira controlada e rastreável, em vez de corromper a informação lógica de forma irrecuperável.

1. Modelo de Sistema: O trabalho foca em plataformas de doadores em silício onde um núcleo doador do grupo V ($I \ge 3/2$) é acoplado a um ancila eletrônico. O sistema é modelado usando um Hamiltoniano incluindo interações de Zeeman, hiperfina e quadrupolar. Os códigos lógicos são definidos como superposições de estados coerentes de spin $|I, \pm I\rangle_x$.
2. Construção de Portas:
   • Lógica $Z(\theta)$: Implementada via uma operação de Fase Arbitrária Dependente de Número Seletiva (SNAP - Selective Number-dependent Arbitrary Phase) "virtual". Ao aplicar fases específicas aos estados de suporte da base $z$ do $|1_L\rangle$ lógico e de suas palavras de erro, a porta torna-se ET por design.
   • Lógica $CZ$: Realizada usando o ancila eletrônico para mediar interações entre dois núcleos doadores. Uma sequência de pulsos $\pi$ de Ressonância Magnética Eletrônica (ESR) (ou condução de múltiplos tons) é aplicada condicionalmente aos estados de spin nuclear. A construção garante que a inversão de fase ocorra apenas no componente $|1_L, 1_L\rangle$ e seu correspondente subespaço de erro, preservando as propriedades ET.
   • Lógica $X(\phi)$: Esta é identificada como o principal desafio, pois mistura amplitudes entre $|0_L\rangle$ e $|1_L\rangle$. Os autores propõem um Hamiltoniano $\hat{H}_X$ que atua como uma rotação coerente entre o estado lógico e todas as palavras de erro simultaneamente. Este Hamiltoniano é decomposto em uma combinação linear de potências ímpares do operador de spin $\hat{I}_x$ (ex: $\hat{I}_x, \hat{I}_x^3, \dots$). Duas estratégias de implementação são propostas: (a) usando Quadros Rotativos Generalizados (GRF - Generalized Rotating Frames) com condução de múltiplos tons para sintetizar os termos não lineares necessários, e (b) decompondo a unitária em uma sequência de operações elementares usando controles disponíveis (campos magnéticos e quadrupolares) ou protocolos de Modificação de Elemento de Matriz (MEM).
3. Medição e Correção: Os autores demonstram que a medição da base lógica $Z$ pode ser tornada ET ao medir a paridade de spin (ocupação par/ímpar de estados $m_I$), o que mapeia todos os subespaços de erro para resultados distintos. Eles também propõem um circuito de correção de erro tipo Knill baseado em teleportação, construído inteiramente de operações ET (portas ET e medições ET) para alcançar tolerância a falhas total.

Principais Resultados

• Conjunto de Portas ET Universal: O artigo fornece construções explícitas para portas universais $Z$, $CZ$e$X$ que são transparentes a erros de desfasamento de rank-$r$, onde $r = \lfloor I \rfloor$.
• Desempenho de Simulação: Simulações numéricas das portas ET seguidas de correção de erro ruidosa mostram que elas superam significativamente as portas não-ET (básicas).
  • Para a porta lógica $X(\pi/2)$, a implementação ET permite que o sistema ultrapasse o ponto de "break-even" (onde o qubit lógico codificado supera um qubit físico não codificado) sob parâmetros de ruído realistas, enquanto as portas não-ET falham em fazer isso.
  • A construção ET introduz nenhum erro lógico adicional em comparação com a evolução livre; o desempenho é idêntico ao caso de evolução livre (idle).
  • Para a porta $CZ$, a condução de múltiplos tons (pulsos simultâneos) produz um desempenho significativamente melhor do que pulsos sequenciais, particularmente para spins mais altos ($I=9/2$), ao minimizar o tempo de porta e reduzir a exposição ao ruído do ancila eletrônico.
• Componentes de Tolerância a Falhas: Os autores mostram que a medição lógica no referencial computacional é realizável via medição de paridade de spin, que é totalmente ET. Eles demonstram ainda que um circuito de EC tipo Knill composto inteiramente de operações ET alcança a capacidade de correção de erro ótima, igualando o desempenho de circuitos de correção de erro ideais em simulações.
• Limitações: A preparação de estado não pode ser tornada transparente a erro porque o processo de inicialização começa fora do espaço do código. Além disso, os atuais circuitos ET de $CZ$ e de EC tipo Knill dependem de um ancila eletrônico; se o desfasamento do elétron for significativo, ele se torna um fator limitante, embora o break-even ainda seja alcançável com os parâmetros experimentais atuais.

Significância e Alegações
O artigo afirma traçar um caminho concreto para a computação quântica totalmente tolerante a falhas usando sistemas de spin nuclear de alta dimensão. Ao construir um conjunto universal de portas transparentes a erro, os autores abordam uma lacuna crítica na QEC de alto spin: a falta de operações de porta tolerantes a falhas. O trabalho demonstra que:

1. A Transparência a Erro é Viável: É possível projetar operações de porta que preservem a estrutura de erro dos códigos cat de spin, permitindo que erros sejam corrigidos mesmo se ocorrerem durante a porta.
2. Eficiência de Hardware: O código cat de spin, combinado com portas ET, oferece uma rota escalável e eficiente em termos de hardware para a tolerância a falhas, aproveitando os longos tempos de coerência dos spins nucleares de doadores.
3. Necessidade de Portas ET: As simulações indicam que as portas ET são provavelmente necessárias para ultrapassar o ponto de break-even nesses sistemas, já que as portas não-ET falham em fornecer uma vantagem líquida sobre qubits não codificados sob condições de ruído realistas.
4. Caminhos Práticos: O artigo identifica requisitos experimentais específicos, como a necessidade de condução de micro-ondas de múltiplos tons e controle preciso sobre termos de spin não lineares (via GRF ou MEM), para realizar estas portas.

Os autores concluem que, embora restem desafios — particularmente na implementação eficiente da porta lógica $X$ e na mitigação do ruído do ancila eletrônico — o arcabouço proposto fornece uma base realista e teoricamente sólida para alcançar a tolerância a falhas em arquiteturas de doadores em silício.