CSCO: A Backside-PDN-Aware Clock-Signal Co-Optimization Framework for Improved PPA
本文提出了 CSCO，一种数据驱动的框架，该框架通过在正面和背面电源网络中联合优化时钟与信号网路分配，以平衡 IR 降、拥塞和信号完整性，从而在不增加额外屏蔽开销的情况下提升整体 PPA。
原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。 阅读完整免责声明
想象一下计算机芯片内部就像一座繁忙的高科技城市。几十年来，这座城市一直建立在一个单一的平面上，道路（导线）承载着数据，而电力线路（电网）则在旁边运行，经常造成干扰。随着技术缩小到仅有几个原子的尺寸，这座城市正变得异常拥挤。道路拥堵，导致交通塞车，从而减慢了信息的传输；而电力线路变得如此细微且遥远，以至于电力难以到达建筑，导致“电压跌落”（电压下降），使城市发生“闪烁”。
为了解决这个问题，工程师们提出了一个聪明的想法：将电网移至硅晶圆的“背面”，就像在城市下方建造一个庞大的地下地铁系统。这为表面的更多道路腾出了空间，并使电力输送变得极其高效。然而，这个新的地下世界也有一个难点。它不仅仅是一个电力网；它也是一个需要由城市中最重要的交通（保持同步的时钟信号）和常规数据交通共同分享的有限资源。此外，由于电力线不再紧挨着表面的数据道路，数据信号开始变得嘈osa（嘈杂），就像试图在一个拆除了墙壁、每个人都在大声叫喊的房间里交谈一样。大问题在于：我们该如何在时钟和数据之间分配这有限的地下空间，以及如何在不陷入试错迷宫的情况下降低噪声？
这就是名为 CSCO（时钟-信号协同优化）的新框架所应对的挑战，该框架由研究员 Zixiao Wang、Leilei Jin 及其团队提出。CSCO 不再将时钟网络和数据网络视为两个独立的问题，也不再靠猜测它们的位置，而是扮演着一位超级智能的城市规划师的角色，同时计算出两者的完美平衡点。
研究人员发现，以往的方法过于僵化。有些方法尝试只将时钟网络移至地下，有些则只移动数据，或者假设电网布局已经固定不变。论文指出，这些方法忽略了大局，因为时钟和数据网络在竞争相同的有限地下空间，且电网的布局直接影响了留给它们的剩余空间。如果你给时钟分配太多空间，数据就会拥堵；如果你给数据分配太多空间，时钟就会变慢。更糟糕的是，如果只是盲目地将事物移入地下而没有计划，会使“噪声”问题变得更加严重，导致信号之间的相互干扰比以前更剧烈。
为了解决这个问题，CSCO 使用了一种“数据驱动”的方法。与其运行数千次缓慢且昂贵的模拟来测试每一种可能的布线组合，团队训练了一个轻量级、快速的“代理模型”。你可以把这个模型想象成一个水晶球，它已经学会了如何根据一些关键线索来预测芯片的表现，而无需先构建整座城市。这使得系统能够快速探索数百万种不同的方式，来分配时钟与数据之间的地下资源。
他们在现实芯片设计（如 SHA256 处理器、JPEG 编码器和 ARM Cortex-A7 CPU）上的模拟结果非常可观。该框架成功找到了一个让芯片运行得更快、更高效的“甜点区”。例如，在 ARM Cortex-A7 设计上，CSCO 帮助将有效频率提升到了 1.96 GHz，相比以往的方法有了显著飞跃。它还成功减少了遭受严重噪声干扰（电压波动和延迟尖峰）的导线数量，在某些情况下降幅超过 80%，且无需增加额外的屏蔽或面积。
至关重要的是，论文强调了 CSCO 并非只是随机选择位置，它主动利用背面电源线作为屏蔽层。通过将对噪声最敏感的信号路由到紧邻背面电源线的位置，该框架阻挡了原本会破坏信号的干扰。团队证明了这种方法在不同的芯片设计和电源网格配置下均有效，能够找到功率稳定性、速度和信号清晰度之间的最佳权衡。虽然这些结果来自模拟和定制设计流程而非物理硅片，但数据表明，这种协同优化策略是应对下一代芯片设计中复杂权衡的一种强大方式，能将一个拥挤、嘈杂的地下城市转变为一座井然有序、高速运转的大都市。
您所在领域的论文太多了？
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要，使用您的语言。