Compact Zigzag Hexagonal On-Chip Inductor for Area-Efficient Millimeter-Wave RFICs
تقدم هذه الورقة ملف حث متعرج سداسي الأضلاع مدمج ومصمم على الشريحة بتقنية 45 نانومتر CMOS، والذي يحقق تقليلاً بنسبة 17% في مساحة السيليكون مقارنة بالملفات اللولبية الثمانية التقليدية مع الحفاظ على كثافة حث عالية وعامل جودة مرتفع، كما تم التحقق من ذلك من خلال مضخم منخفض الضجيج يعمل عند تردد 31 جيجاهرتز ويحقق كسباً قدره 24.2 ديسيبل وشكل ضجيج قدره 2.64 ديسيبل.
تعتمد الأجهزة اللاسلكية الحديثة، من الهواتف الذكية إلى روابط الأقمار الصناعية، على طبقة خفية من المكونات الإلكترونية الدقيقة لالتقاط وتضخيم ومعالجة الموجات الراديوية غير المرئية. ومن بين هذه المكونات، يعد المحث (inductor) وحدة بناء أساسية، حيث يعمل كوحدة تخزين مغناطيسية تساعد في ضبط الدوائر على ترددات محددة. وفي عالم الرقائق السيليكونية، تكون هذه المحثات عبارة عن ملفات مسطحة ذات شكل حلزوني محفورة مباشرة على السطح. ورغم أهميتها، إلا أنها تعاني من عيب مستعصٍ: وهي ضخامة حجمها. فمن أجل الحصول على القدر المناسب من التخزين المغناطيسي، يضطر المهندسون غالباً إلى رسم لولبيات كبيرة تستهلك مساحة قيمة من الرقاقة. ومع تقلص حجم الأجهزة وزيادة الطلب على سرعات نقل بيانات أعلى، تصبح هذه المساحة الضائعة عائقاً حرجاً، مما يجبر المصممين على الاختيار بين رقاقة مدمجة أو رقاقة عالية الأداء.
لقد عالج الباحثون في المعهد الوطني للتكنولوجيا في وارانغال بالهند هذه المعضلة المكانية عبر إعادة تصميم شكل المحث الموجود على الرقاقة. وفي دراسة ركزت على تقنية الموجات المليمترية — وهي نطاق التردد العالي المستخدم للجيل القادم من تقنية 5G وما بعدها — اقترحوا هندسة جديدة تضخ مزيداً من القوة المغناطيسية في مساحة أصغر. فبدلاً من اللولبيات الثمانية الملساء القياسية الموجودة عادة في مجموعات أدوات تصميم الرقائق، قدم الفريق نمطاً "متعرجاً" (zigzag) ضمن شكل سداسي. تخيل طريقاً سريعاً لا تكون مساراته مستقيمة، بل تلتوي ذهاباً وإياباً في نمط ضيق وفعال؛ هذا يسمح لطريق أطول بأن يتسع داخل نفس المربع السكني. ومن خلال جعل مسار الموصل يتعرج بهذا النمط المحدد، نجح الباحثون في زيادة طول السلك المعدني والتفاعل المغناطيسي بين أجزائه دون توسيع الحجم الإجمالي للمكون.
قام الفريق بإنشاء نموذج رقمي لهذا المحث الجديد باستخدام عملية تصنيع بدقة 45 نانومتر، وهي معيار للرقائق الحديثة عالية السرعة. لم يكتفوا برسم الشكل فحسب، بل بنوا نسخة مرنة وقابلة للبرمجة يمكن تعديلها تلقائياً لتناسب احتياجات التصميم المختلفة. ومن خلال عمليات محاكاة حاسوبية دقيقة تحا المحاكاة لسلوك الموجات الكهرومغناطيسية، اختبروا مدى كفاءة هذا الشكل الجديد عند تردد 30 جيجاهرتز، وهو تردد نموذجي للاتصالات اللاسلكية المتقدمة. كانت النتائج دقيقة: حيث خزن المحث الجديد 162.8 بيكوهنري من الحث وحافظ على عامل جودة قدره 10.08، وهو مقيما لكيفية تخزين الطاقة بكفاءة دون فقدانها على شكل حرارة. والأهم من ذلك، أنه عند مقارنته بلفافة ثمانية تقليدية صُممت بنفس القواعد والمواد تماماً، فقد شغل هذا الإصدار السداسي المتعرج مساحة أقل بنحو 17 بالمائة من مساحة السيليكون مع تقديم أداء كهربائي متطٍقاً تقريباً.
ولإثبات أن هذا الشكل المدمج يعمل في دائرة حقيقية، قام الباحثون بدمجه في مضخم منخفض الضوضاء، وهو جهاز مصمم لتعزيز إشارات الراديو الضعيفة دون إضافة تشويش. لقد استبدلوا المحثات التقليدية الأكبر حجماً في تصميم مضخم يعمل بتردد 31 جيجاهرتز بنسخهم الجديدة المدمجة. وأظهرت المحاكاة أن المضخم استمر في العمل بشكل مثالي، حيث قدم كسب إشارة قدره 24.2 ديسيبل، ومعامل ضوضاء قدره 2.64 ديسيبل، مما يشير إلى وجود تشويه ضئيل جداً في الإشارة. وكانت النتيجة الأكثر لفتاً للنظر هي البصمة الفيزيائية للدائرة بأكملها؛ فمن خلال استبدال المحثات الأصغر أثناء تنفيذ ما بعد التخطيط، تقلص إجمالي مساحة تخطيط المضخم بنسبة 35.2 بالمائة. وقد تحقق هذا الانخفاض دون تغيير بنية المضخم أو مكوناته النشطة، مما يثبت أن المكسب في المساحة جاء بالكامل من الترتيب الأكثر ذكاءً للمكون الخامل (passive inductor).
تؤكد الدراسة أنه من خلال تغيير مسار التيار ليشمل هذه الأجزاء المتعرجة، يمكن للمهندسين تحسين كثافة حشد المحثات على الرقاقة بشكل كبير. ويقدم هذا النهج حلاً عملياً لمستقبل الدوائر اللاسلكية عالية التكامل، حيث يمثل كل ميكرومتر مربع من السيليكون قيمة بالغة. وقد تحقق الباحثون من نتائجهم من خلال نمذجة كهرومغناطيسية صارمة واختبارات على مستوى الدائرة، موضحين أن هذه الهندسة المقترحة هي بديل فعال من حيث المساحة للتصاميم التقليدية. ومع توجه التكنولوجيا اللاسلكية نحو ترددات أعلى وأجهزة أصغر، ستكون مثل هذه الابتكارات في شكل المكونات الأساسية ضرورية لاستيعاب المزيد من القدرات في مساحات أقل.
ملخص تقني: محث سداسي متعرج مدمج على الرقاقة لدوائر الترددات المليمترية ذات الموجات الراديوية عالية الكفاءة في المساحة
بيان المشكلة أدى تزايد كثافة التكامل في الدوائر المتكاملة للترددات الراديوية ذات الموجات المليمترية (mm-wave RFICs) إلى جعل مساحة السيليكون قيد تصميم أساسي في أنظمة الواجهة الأمامية الحديثة للترددات الراديوية (RFFE) القائمة على تقنية CMOS. تشغل المحثات السلبية على الرقاقة، وهي ضرورية لمكونات مثل مضخمات الإشارات منخفضة الضوضاء (LNAs)، والمذبذبات المتحكم بها بالجهد (VCOs)، وشبكات مطابقة المعاوقة، جزءاً كبيراً من مساحة الرقاقة. وغالباً ما يتقيد أداؤها الكهربائي بمقاومة الموصل، وفقدان الركيزة (substrate losses)، والسعات الطفيلية. وبينما توفر حزم تصميم العمليات التجارية (PDKs) عادةً محثات حلزونية ثمانية الأضلاع كحل وسط قياسي بين الأداء وموثوقية التصنيع، فإن هذه المكونات العامة غالباً ما لا تكون فعالة من حيث المساحة في الدوائر المخصصة لتطبيقات الموجات المليمترية حيث يجب دمج عدة محثات ضمن بصمة محدودة. وتؤدي النهج الحالية لتحسين الأداء، مثل الهياكل ثلاثية الأبعاد متعددة الطبقات أو الهندسات المستوية المعدلة (مثل الهندسة الفركتلية أو أشكال V)، غالباً إلى إدخال تأثيرات طفيلية إضافية أو تفشل في توفير بدائل مدمجة للمحثات القياسية في PDK دون المساس بأداء التردد العالي.
المنهجية لمعالجة هذه القيود، يقترح المؤلفون محثاً سداسياً متعرجاً مدمجاً مصمماً لتقنية 45 نانومتر CMOS. تتضمن المنهجية الجوهرية ما يلي:
الابتكار الهندسي: تقدم الهندسة المقترحة مقاطع موصلة متعرجة (zigzag) ضمن حلزون سداسي. وخلافاً للملفات الحلزونية التقليدية حيث يتبع الموصل حواف مستقيمة بين الرؤوس، يستخدم هذا التصميم مقاطع متعرجة مائلة. يعمل هذا التكوين على زيادة طول مسار التيار الفعال وترابط التدفق المغناطيسي ضمن نفس المساحة المسقطة تقريباً، مما يعزز كثافة الحث دون زيادة البصمة الإجمالية.
تنفيذ الخلية المعلمية (PCell): تم تنفيذ المحث كخلية معلمية (PCell) باستخدام لغة SKILL في بيئة Cadence Virtuoso. يتيح ذلك إعادة توليد الهندسة تلقائياً بناءً على معلمات التصميم (عرض الموصل، التباعد، عدد اللفات، طبقة المعدن)، مما يضمن التوافق مع تدفقات تصميم CMOS القياسية ويسهل التقييم المنهجي.
النمذجة التحليلية: تم تطوير صياغة شبه تحليلية مجزأة لنمذجة الحث. وبخلاف مناهج الأبعاد المكافئة، يقوم هذا الأسلوب بتفكيك مسار الموصل إلى Ns من المقاطع المستقيمة، وحساب الحث الذاتي باستخدام تعبيرات الموصل المحدود (Grover) والحث المتبادل باستخدام صيغة نيومان. يأخذ هذا النهج في الاعتبار بشكل صريح إحداثات واتجاهات المقاطع المتعرجة المائلة.
المحاكاة الكهرومغناطيسية: أُجريت عمليات محاكاة كهرومغناطيسية كاملة الموجة باستخدام حلل EMX لتوصيف سلوك المحث المعتمد على التردد، بما في ذلك تأثير الجلد (skin effect)، وتأثير التقارب (proximity effect)، وفقدان الركيزة.
التحقق على مستوى الدائرة: تم دمج المحث المقترح في مضخم إشارة منخفض الضوضاء (LNA) ضيق النطاق ذي مرحلتين يعمل عند تردد 31 جيجاهرتز. ظل تصميم LNA دون تغيير عن الطوبولوجيا القياسية (باستخدام مدخل بوابة مشتركة لإعادة استخدام التيار ومراحل مصدر مشترك للربح)، حيث تعمل المحثات المقترحة كبدائل مباشرة للمحثات ثمانية الأضلاع القياسية في PDK لعزل تأثير الهندسة على أداء الدائرة.
المساهمات الرئيسية
هندسة مبتكرة: تقديم طوبولوجيا حلزونية سداسية متعرجة تعمل على تمديد مسار التيار الفعال لتحسين كثافة الحث.
أتمتة التصميم: تطوير إطار عمل للخلية المعلمية (PCell) يتيح التوليد المرن للهندسة المتعرجة مع الالتزام بقيود PDK.
إطار تحليلي: طريقة حساب حث مجزأة بدقة لنمذجة الترتيب المكاني الفريد للمقاطع الموصلة المائلة.
كفاءة المساحة: إثبات تقليل كبير في مساحة السيليكن مقارنة بالحلزونات ثمانية الأضلاع التقليدية ومحثات PDK القياسية مع الحفاظ على أداء الترددات الراديوية أو تحسينه.
النتائج تم توصيف والتحقق من المحث المقترح من خلال النتائج التالية:
أداء المحث: عند 30 جيجاهرتز، يحقق المحث المقترح حثاً قدره 162.8 بيكوهنري مع عامل جودة (Q) يبلغ 10.08. يصل أقصى عامل جودة إلى 25.31 عند 113.4 جيجاهرتز، مع تردد رنين ذاتي (SRF) يبلغ 209.9 جيجاهرتز.
مقارنة المساحة: مقارنة بحلزون ثماني الأضلاع مكافئ صُمم تحت نفس قيود التقنية (نفس عرض الموصل، التباعد، واللفات)، تشغل الهندسة السداسية المتعرجة المقترحة مساحة سيليكون أقل بنسبة 17% تقريباً (26 ميكرومتر × 20.5 ميكرومتر مقابل 23 ميكرومتر × 27 ميكرومتر).
مقارنة PDK: عند مقارنته بمحثات 45 نانومتر CMOS القياسية المستخدمة في LNA، أظهرت المحثات المقترحة حداً أدنى لتقليل المساحة بنسبة 10.9% وتحسناً في عامل الجودة بنسبة تزيد عن 21% لقيم الحث المتطابقة.
التحقق من LNA: حقق LNA الذي يعمل عند 31 جيجاهرتز، والذي يتضمن المحثات المقترحة، ربحاً بعد التخطيط (post-layout gain) قدره 24.2 ديسيبل، ومعامل ضوضاء (NF) قدره 2.64 ديسيبل، وفقدان عودة الإدخال (S11) قدره 19.7 ديسيبل عند 31.2 جيجاهرتز.
التأثير على مستوى النظام: أدت استبدال محثات PDK القياسية بالهندسة المتعرجة المدمجة المقترحة في LNA إلى تقليل إجمالي مساحة التخطيط بنسبة 35.2% (من 0.01674 مم² إلى 0.01084 مم²) دون تغيير طوبولوجيا الدائرة أو تدهور أداء الترددات الراديوية.
الأهمية يزعم البحث أن الهندسة السداسية المتعرجة المقترحة توفر حلاً مدمجاً وفعالاً لدوائر CMOS RF ذات الموجات المليمترية عالية التكامل. ومن خلال تحسين كثافة الحث عبر التحسين الهندسي بدلاً من الهياكل المعقدة متعددة الطبقات، يقدم التصميم بديلاً عملياً للمحثات القياسية في PDK. وتظهر النتائج أن هذا النهج يسمح بتقليل مساحة السيليكون بشكل كبير في تخطيطات RFIC مع الحفاظ على مقاييس أداء الترددات الراديوية الحرجة، بل وتحسينها في بعض الحالات، مثل الربح، ومعامل الضوضاء، وعامل الجودة. ويضع المؤلفون هذا العمل كمرشح واعد لتصاميم الواجهة الأمامية لتقنية 5G المدمجة حيث تكون كفاءة مساحة السيليكون أمراً بالغ الأهمية.