Compact Zigzag Hexagonal On-Chip Inductor for Area-Efficient Millimeter-Wave RFICs
본 논문은 기존의 팔각형 나선형 인덕터와 비교하여 실리콘 면적을 17% 감소시키면서도 높은 인덕턴스 밀도와 품질 계수를 유지하도록 45 nm CMOS 공정에서 설계된 컴팩트한 지그재그 육각형 온칩 인덕터를 제시하며, 이는 24.2 dB 이득과 2.64 dB 잡음 지수를 달성한 31 GHz 저잡음 증폭기를 통해 검증되었습니다.
원본 논문은 CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기
스마트폰에서 위성 통신에 이르기까지 현대의 무선 기기들은 보이지 않는 라디오파를 포착하고, 증폭하며, 처리하기 위해 숨겨진 층에 있는 아주 작은 전자 부품들에 의존합니다. 이러한 부품들 중 인덕터는 자기 저장 장치로서 회로를 특정 주파수에 맞추는 데 도움을 주는 근본적인 구성 요소입니다. 실리콘 칩의 세계에서 이러한 인덕터는 칩 표면에 직접 식각된 평평한 나선형 코일 형태를 띱니다. 필수적이긴 하지만, 이들은 육중하다는 고질적인 단점이 있습니다. 적절한 양의 자기 저장을 확보하기 위해 엔지니어들은 종종 칩 위의 귀중한 공간을 차지하는 커다란 나선을 그려야만 합니다. 기기가 소형화되고 데이터 속도에 대한 요구가 높아짐에 따라, 이 낭비되는 공간은 결정적인 병목 현상이 되어 설계자로 하여금 컴팩트한 칩과 고성능 칩 사이에서 선택하도록 강요합니다.
인도의 국립 기술 연구소 와랑갈(National Institute of Technology Warangal)의 연구진은 온칩 인덕터의 형상을 재설계함으로써 이 공간적 딜레마를 해결했습니다. 차세대 5G 및 그 이후의 기술에 사용되는 고주파 대역인 밀리미터파 기술에 초점을 맞춘 이 연구에서, 그들은 더 작은 면적 안에 더 많은 자기 에너지를 채워 넣는 새로운 기하학적 구조를 제안했습니다. 칩 설계 키트에 흔히 발견되는 표준적인 매끄러운 팔각형 나선 대신, 연구팀은 육각형 형태 내부에 "지그재그" 패턴을 도입했습니다. 도로의 차선이 직선이 아니라 좁고 효율적인 패턴으로 앞뒤로 구불구불하게 이어져 있다고 상상해 보십시오. 이는 더 긴 도로가 동일한 도시 블록 안에 들어갈 수 있게 해줍니다. 연구진은 도체의 경로를 이 특정한 지그재그 방식으로 엮음으로써, 전체 부품의 크기를 확장하지 않고도 금속 와이어의 길이를 늘리고 부품 간의 자기 상호작용을 증가시켰습니다.
연구팀은 현대 고속 칩의 표준인 45나노미터 제조 공정을 사용하여 이 새로운 인덕터의 디지털 모델을 제작했습니다. 그들은 단순히 모양을 그린 것이 아니라, 다양한 설계 요구에 따라 자동으로 조정될 수 있는 유연하고 프로그래밍 가능한 버전을 구축했습니다. 전자기파의 거동을 모사하는 상세한 컴퓨터 시뮬레이션을 통해, 그들은 이 새로운 형상이 첨단 무선 통신에 전형적인 주파수인 30GHz에서 얼마나 잘 작동하는지 테스트했습니다. 결과는 정밀했습니다. 새로운 인덕터는 162.8 피코헨리의 인덕턴스를 저장했으며, 에너지를 열로 손실하지 않고 얼마나 효율적으로 저장하는지를 나타내는 척도인 품질 계수(quality factor) 10.08을 유지했습니다. 결정적으로, 동일한 규칙과 재료로 설계된 전통적인 팔각형 나선과 비교했을 때, 이 새로운 지그재그 육각형 버전은 전기적 성능을 거의 동일하게 유지하면서도 실리콘 면적을 약 17% 적게 차지했습니다.
이 컴팩트한 형상이 실제 회로에서 작동함을 증명하기 위해, 연구진은 이를 저잡음 증폭기(low-noise amplifier)에 삽입했습니다. 저잡음 증폭기는 잡음을 추가하지 않고 약한 라디오 신호를 증폭하도록 설계된 장치입니다. 그들은 31GHz 증폭기 설계에 들어가는 기존의 더 큰 인덕터들을 이 새로운 컴팩트 버전으로 교체했습니다. 시뮬레이션 결과, 증폭기는 완벽하게 작동하며 24.2 데시벨의 신호 이득과 신호 왜곡이 매우 적음을 나타내는 2.64 데시벨의 잡음 지수를 전달했습니다. 가장 놀라운 결과는 전체 회로의 물리적 점유 면적이었습니다. 후속 레이아웃 구현 과정에서 더 작은 인덕터로 교체함으로써, 증폭기의 전체 레이아웃 면적이 35.2% 줄어들었습니다. 이러한 감소는 증폭기의 구조나 능동 소자를 변경하지 않고 달성되었으며, 이는 공간의 이득이 전적으로 수동 인덕터의 더 스마트한 배치로부터 왔음을 입증합니다.
이 연구는 전류의 경로를 지그재그 세그먼트를 포함하도록 변경함으로써, 엔지니어들이 칩 위에 인덕터를 얼마나 밀도 있게 배치할 수 있는지를 크게 개선할 수 있음을 확인해 줍니다. 이 접근 방식은 모든 제곱 마이크로미터의 실리콘이 중요한 고도로 통합된 무선 주파수 회로의 미래를 위한 실질적인 해결책을 제공합니다. 연구진은 엄격한 전자기 모델링과 회로 수준의 테스트를 통해 제안된 기하학적 구조가 기존 설계에 대한 면적 효율적인 대안이 될 수 있음을 검증했습니다. 무선 기술이 더 높은 주파수와 더 작은 기기를 향해 나아감에 따라, 기본 부품의 형상에 대한 이러한 혁신은 더 적은 공간에 더 많은 기능을 담아내는 데 필수적일 것입니다.
연구 분야의 논문에 파묻히고 계신가요?
연구 키워드에 맞는 최신 논문의 일일 다이제스트를 받아보세요 — 기술 요약 포함, 당신의 언어로.