⚡ electrical engineering

EULER-ADAS: Energy-Efficient & SIMD-Unified Logarithmic-Posit Engine for Precision-Reconfigurable Approximate ADAS Acceleration

Dieser Beitrag stellt EULER-ADAS vor, einen energieeffizienten, SIMD-einheitlichen logarithmischen Posit-Prozessor, der eine Darstellung mit begrenztem Regime und adaptive Trunkierung nutzt, um signifikante Reduktionen bei Fläche, Verzögerung und Leistung zu erreichen und dabei eine nahezu FP32-genaue Genauigkeit für Echtzeit-ADAS-Inferenz mit geringem Leistungsbedarf zu gewährleisten.

Ursprüngliche Autoren: Mukul Lokhande, Ratko Pilipovic, Omkar Kokane, Adam Teman, Santosh Kumar Vishvakarma

Veröffentlicht 2026-05-11

📖 5 Min. Lesezeit🧠 Tiefgang

CC BY 4.0

Ursprüngliche Autoren: Mukul Lokhande, Ratko Pilipovic, Omkar Kokane, Adam Teman, Santosh Kumar Vishvakarma

Originalarbeit lizenziert unter CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dies ist eine KI-generierte Erklärung des untenstehenden Papers. Sie wurde nicht von den Autoren verfasst oder gebilligt. Für technische Genauigkeit konsultieren Sie das Originalpaper. Vollständigen Haftungsausschluss lesen

Stellen Sie sich vor, Sie bauen ein superschnelles, batteriebetriebenes Roboterauto (ein Advanced Driver-Assistance System, oder ADAS), das die Straße „sehen", Fußgänger erkennen und in Sekundenbruchteilen Entscheidungen treffen muss. Um dies zu tun, nutzt das Gehirn des Autos ein neuronales Netzwerk – ein komplexes Geflecht mathematischer Berechnungen.

Das Problem ist, dass diese mathematischen Berechnungen perfekt durchzuführen (unter Verwendung standardmäßiger „Gleitkommazahlen") so ist, als würde man versuchen, ein Sandkorn mit einem Lineal zu messen, das für die Vermessung von Bergen gedacht ist. Es ist unglaublich präzise, aber es ist langsam, schwer und verbraucht viel Batterieleistung.

Dann kommt EULER-ADAS ins Spiel.

Stellen Sie sich EULER-ADAS als einen neuen, superschlauen Taschenrechner vor, der speziell für dieses Roboterauto entwickelt wurde. Er versucht nicht, perfekt zu sein; stattdessen versucht er, „gut genug" zu sein, um das Auto sicher zu halten, während er enorme Mengen an Energie und Platz spart. So funktioniert es, aufgeteilt in einfache Konzepte:

1. Das „begrenzte" Posit-Format: Ein flexibles Lineal mit einer Sicherheitskappe

Standardmathematik-Formate sind starr. Die Arbeit stellt eine neue Art vor, Zahlen zu schreiben, die Posit genannt wird, und die wie ein flexibles Lineal ist, das sich dehnen kann, um sowohl winzige Ameisen als auch riesige Wale zu messen. Diese Flexibilität hat jedoch einen Fehler: Wenn ein einzelnes Datenbit kippt (wie ein statischer Schlag), kann die Zahl wild falsch werden und ein „Stopp"-Schild in ein „Fahren"-Schild verwandeln.

EULER-ADAS verwendet eine „begrenzte Posit"-Version. Stellen Sie sich vor, Sie nehmen dieses flexible Lineal und setzen eine Sicherheitskappe an die Enden. Es kann immer noch einen riesigen Bereich von Größen messen, aber es kann sich nicht zu weit dehnen.

Der Vorteil: Wenn ein Bit kippt, wird der Fehler eingedämmt. Es ist wie ein Sicherheitsnetz, das das Roboterauto auffängt, bevor es von einer Klippe fällt. Dies macht das System in der realen Welt viel zuverlässiger.

2. Der logarithmische Multiplikator: Der „Abkürzungs"-Koch

Der schwierigste Teil des Roboterhirns ist die Multiplikation (Berechnung, wie schnell sich ein Auto bewegt, wie weit ein Objekt entfernt ist usw.). Dies exakt durchzuführen ist wie das Backen eines Kuchens von Grund auf jedes Mal – Mehl, Eier, Zucker, Mischen, Backen. Es dauert lange und verbraucht viel Energie.

EULER-ADAS verwendet einen logarithmischen Multiplikator. Dies ist wie eine „vorgefertigte Kuchenmischung" oder eine Abkürzung. Anstatt die harte Mathematik der Multiplikation zu betreiben, verwandelt es das Problem in einfache Addition.

Der Kompromiss: Der Kuchen ist vielleicht nicht zu 100 % identisch mit der selbstgemachten Version, aber er schmeckt zu 99 % gleich und benötigt die Hälfte der Zeit zum Backen.
Die „stufenadaptive" Funktion: Das System ist intelligent. Wenn es eine einfache Aufgabe erledigt (wie das Zählen von Autos), verwendet es einen sehr schnellen, groben Abkürzungsweg. Wenn es eine kritische Aufgabe erledigt (wie das Erkennen eines Kindes), fügt es dem Abkürzungsweg ein paar weitere Schritte hinzu, um ihn präziser zu machen. Es passt seinen eigenen „Aufwand" basierend auf der Aufgabe an.

3. Die SIMD-Engine: Das Fließband

Normalerweise führt ein Computer eine Berechnung durch, dann die nächste, dann die nächste. EULER-ADAS verwendet SIMD (Single Instruction, Multiple Data – Einzelne Anweisung, Mehrere Daten).

Die Analogie: Stellen Sie sich eine Fabrik-Fließbandlinie vor. Anstatt dass ein Arbeiter ein ganzes Auto nach dem anderen baut, haben Sie eine Linie, auf der ein Arbeiter an 4 Autos gleichzeitig Räder montiert, bevor er zum nächsten Schritt übergeht.
Das Ergebnis: EULER-ADAS kann kleine, mittlere und große Zahlen alle auf demselben Fließband verarbeiten, ohne dass für jede Größe eine neue Fabrik gebaut werden muss. Dies spart eine enorme Menge an Platz (Siliziumfläche) und Leistung.

4. Die Ergebnisse: Schnell, klein und effizient

Die Forscher bauten diese Engine und testeten sie auf zwei Arten:

Auf einem Chip (ASIC): Sie bauten eine physische Version dieser Engine. Sie ist unglaublich klein (etwa so groß wie ein winziges Reiskorn, oder 0,015 Quadratmillimeter) und läuft blitzschnell (bis zu 1,84 Milliarden Mal pro Sekunde). Sie verbraucht etwa 72 % weniger Leistung als die Standard-Präzisions-Engines.
Auf einem echten Prototyp: Sie setzten es auf eine Entwicklungskarte namens Pynq-Z2 und führten ein echtes Objekterkennungssystem (Tiny-YOLOv3) aus.
- Das Ergebnis: Es verarbeitete ein Videobild in nur 78 Millisekunden (weniger als ein Blinzeln), während es sehr wenig Strom verbrauchte (0,29 Watt).

5. Funktioniert es? (Genauigkeit)

Sie könnten sich Sorgen machen, dass das Nehmen von Abkürzungen dazu führt, dass das Roboterauto Dinge falsch sieht. Die Arbeit testete dies bei vielen verschiedenen Aufgaben:

Bildklassifizierung: Erkennen von Katzen, Hunden und Verkehrszeichen.
ADAS-Aufgaben: Erkennen von Fahrzeugen, Fußgängern und Fahrspurmarkierungen.
Andere Aufgaben: Sogar einige Sprach- und Sprachaufgaben.

Das Urteil: Die „Abkürzungs"-Engine war fast so genau wie die perfekte Engine. Für die wichtigsten Aufgaben (wie das Erkennen eines Fußgängers) betrug der Unterschied in der Genauigkeit weniger als 1,5 %. In der realen Welt bedeutet dies, dass das Roboterauto die Straße genauso gut sieht wie die teure, stromfressende Version, aber es läuft viel kühler und länger mit einer Batterie.

Zusammenfassung

EULER-ADAS ist ein neuer, energieeffizienter Gehirn für autonome Fahrzeuge. Es verwendet ein „sicherheitsgekapseltes" Zahlensystem, um Fehler zu verhindern, eine „Abkürzungs"-Mathematik-Methode, um Energie zu sparen, und eine „mehrspurige" Fließbandlinie, um Dinge zu beschleunigen. Es beweist, dass man keine perfekte Mathematik braucht, um sicher zu fahren; man braucht nur intelligente, effiziente Mathematik.

Technische Zusammenfassung: EULER-ADAS: Energieeffiziente und SIMD-einheitliche logarithmische Posit-Engine für präzisionskonfigurierbare approximative ADAS-Beschleunigung

Problemstellung
Fortschrittliche Fahrerassistenzsysteme (ADAS) erfordern neuronale Recheneinheiten (NCE), die eine Inferenz mit geringer Latenz unter strengen Leistungs- und Flächenbeschränkungen ermöglichen. Während die Posit-Arithmetik im Vergleich zur IEEE-754-Gleitkommazahlarithmetik bei niedrigen Bitbreiten einen günstigen Kompromiss zwischen Genauigkeit und dynamischem Bereich bietet, führt ihre Kodierung mit variabler Regime-Länge (VLRE) zu erheblichem Hardware-Overhead. Insbesondere erschwert die VLRE die Dekodierung von Operanden und die Kodierung von Ergebnissen, was die Latenz und die benötigte Fläche erhöht. Darüber hinaus macht das variable Regime-Feld Standard-Posit-Darstellungen stark anfällig für Soft-Errors; ein einzelner Bit-Flip im Regime-Feld kann zu katastrophalen numerischen Abweichungen führen, was ein kritisches Anliegen für sicherheitsrelevante Wahrnehmungslasten darstellt. Bestehende Lösungen opfern entweder die Vorteile des dynamischen Bereichs von Posits durch die Verwendung von Varianten mit festem Regime oder versäumen es, die Kodierungs-/Dekodierungslogik, die Mantissenmultiplikation und die Akkumulationspfade gemeinsam für Energieeffizienz und Zuverlässigkeit zu optimieren.

Methodik
Die Arbeit stellt EULER-ADAS vor, eine SIMD-fähige, logarithmisch begrenzte Posit-neuronale Recheneinheit, die diese Herausforderungen durch einen einheitlichen, präzisionskonfigurierbaren Datenpfad adressiert. Die Architektur integriert drei primäre Designachsen:

Begrenzte-Regime-Posit-Darstellung (B-Posit): Um die Fehleranfälligkeit und die Hardwarekomplexität der VLRE zu mindern, übernehmen die Autoren eine Darstellung mit begrenztem Regime ($bPosit(N, es, R)$). Durch die Begrenzung der maximalen Regime-Länge ( $R$ ) reduziert die Architektur die Schwere von Regime-Feld-Fehlern und vereinfacht die Dekodierungs-/Kodierungslogik, wodurch komplexe Ketten zur Extraktion variabler Längen überflüssig werden.
Stufenadaptive logarithmische Multiplikation: Die Mantissenmultiplikationsstufe ersetzt exakte Radix-4-Booth-Multiplizierer durch stufenadaptive logarithmische Multiplizierer (ILMs). Dieser Ansatz verwandelt die Multiplikation im logarithmischen Bereich in eine Addition und reduziert die Schaltungskomplexität erheblich. Das Design integriert eine Bit-Trunkierung nach der Erkennung der führenden Eins, sodass die Anzahl der logarithmischen Stufen ( $n$ ) und die beibehaltenen Bits ( $m$ ) als einstellbare Parameter dienen, um den arithmetischen Fehler gegen die Hardwarekosten abzuwägen.
SIMD-geteilte Quire-Akkumulation: Ein einheitlicher Datenpfad unterstützt die Ausführungsmodi Posit-(8,0), Posit-(16,1) und Posit-(32,2) ohne Duplizierung präzisespezifischer Hardware. Die Architektur nutzt einen gemeinsamen 128-Bit-Quire-Akkumulationspfad mit einer umstrukturierten, SIMD-konfigurierbaren Addierbaumstruktur, was Operationen mit 4× Posit-8, 2× Posit-16 oder 1× Posit-32 ermöglicht.

Der Entwurfsrahmen verknüpft analytisch die Regime-Grenze $R$ , die Anzahl der logarithmischen Stufen $n$ und die Trunkierungsbreite $m$ mit dem erwarteten katastrophalen Fehler (ECE) und relativen Approximationsfehlergrenzen und leitet so die Auswahl von Parametern für spezifische Präzisionsmodi.

Hauptbeiträge

Erste approximative B-Posit-NCE: Die Arbeit stellt die erste approximative neuronale Recheneinheit vor, die begrenzte-Regime-Posit-Kodierung/Dekodierung, stufenadaptive logarithmische Mantissenmultiplikation und SIMD-geteilte Quire-Akkumulation in einem einzigen einheitlichen Datenpfad integriert.
Konfigurierbarer Genauigkeits-Kosten-Rahmen: Es wird ein logarithmischer Posit-Multiplikationsrahmen eingeführt, bei dem Stufenzahl und Trunkierungsbreite als konfigurierbare Parameter dienen, um die Genauigkeit in den Modi Posit-8, Posit-16 und Posit-32 anzupassen.
Einheitliche Multi-Präzisions-Architektur: Das Design erreicht Multi-Präzisionsoperationen (8/16/32-Bit) innerhalb einer gemeinsamen Hardwarestruktur und vermeidet den Flächenoverhead durch die Replikation präzisespezifischer MAC-Einheiten.
Umfassende Evaluierung: Die Arbeit liefert umfangreiche FPGA- und 28-nm-ASIC-Evaluierungen sowie eine anwendungsbezogene Validierung über Bildklassifizierung, ADAS-Wahrnehmung und Edge-Inferenz-Lasten hinweg.

Ergebnisse

Hardware-Effizienz: FPGA-Implementierungsergebnisse zeigen, dass die vorgeschlagenen Konfigurationen die LUT-Anzahl um bis zu 41,4 %, die Verzögerung um bis zu 76,1 % und die Leistungsaufnahme um bis zu 71,9 % im Vergleich zu exakten Posit-NCEs reduzieren. Das Energie-Verzögerungs-Produkt (EDP) ist bis zu 10-mal niedriger als bei Radix-4-Booth-basierten Posit-Multiplizierern.
ASIC-Leistung: In einem 28-nm-CMOS-Prozess belegen die begrenzten Varianten 0,013–0,016 mm² und verbrauchen 19,8–22,1 mW bei Frequenzen von bis zu 1,84 GHz. Im Vergleich zu den kompaktesten bisherigen approximativen Designs reduzieren die begrenzten EULER-ADAS-Varianten Fläche und Leistungsaufnahme um etwa die Hälfte.
Anwendungs-Genauigkeit: Über Bildklassifizierung (VGG-16, ResNet-50, ViT-B, MobileNetv2, ResNet-18) und diverse ADAS-Lasten (Objekterkennung, Fahrerüberwachung, Verkehrszeichenerkennung, End-to-End-Steuerung) bleiben die Posit-16- und Posit-32-Konfigurationen innerhalb von etwa 1,5 Prozentpunkten der FP32-Genauigkeit.
Systemweite Validierung: Ein auf einem Pynq-Z2-FPGA bereitgestellter Tiny-YOLOv3-Prototyp erreicht eine Latenz von 78 ms bei 0,29 W (22,6 mJ/Bild), was die Eignung für energieeffiziente Echtzeit-ADAS-Inferenz demonstriert.

Bedeutung
Die Arbeit behauptet, dass EULER-ADAS einen bedeutenden Schritt vorwärts bei der Einführung der Posit-Arithmetik für sicherheitskritische Edge-KI darstellt. Durch die Kombination einer Darstellung mit begrenztem Regime mit approximativer logarithmischer Arithmetik adressiert die Architektur gleichzeitig die Zuverlässigkeitsbedenken der Kodierung mit variabler Länge und die hohen Hardwarekosten exakter Arithmetik. Die Autoren betonen, dass dies der erste approximative logarithmische Multiplizierer ist, der speziell für das begrenzte Posit-Format entwickelt wurde, und bieten einen gangbaren Weg zu energieeffizienten, fehlertoleranten und präzisionskonfigurierbaren Beschleunigern für autonomes Fahren und Edge-Computing, ohne die Genauigkeit auf Anwendungsebene zu beeinträchtigen.