Running a six-qubit quantum circuit on a silicon spin qubit array

Resumen Técnico: Ejecución de un Circuito Cuántico de Seis Qubits en una Matriz de Qubits de Espín de Silicio

Planteamiento del Problema
Si bien la computación cuántica basada en semiconductores ofrece un camino prometedor hacia la escalabilidad mediante la integración de microchips estándar de la industria, el campo ha luchado históricamente por avanzar más allá de las demostraciones de los principios básicos de los criterios de DiVincenzo. Específicamente para los puntos cuánticos de silicio, a pesar de la disponibilidad de dispositivos que contienen más qubits, la validación de la lógica universal se ha limitado a algoritmos de tres qubits. Un cuello de botella crítico para escalar estos dispositivos de escala intermedia ruidosa es la acumulación de errores cuando múltiples unidades operan colectivamente, lo que ralentiza la operación del procesador y limita el presupuesto de coherencia. Trabajos previos caracterizaron operaciones de un solo qubit en matrices más grandes o demostraron el ajuste simultáneo en dispositivos de seis qubits, pero aún no habían ejecutado circuitos entrelazantes que involucraran a todos los qubits disponibles en un solo procesador.

Metodología
Los autores utilizaron una matriz lineal de seis qubits de espín de un solo electrón definidos electrostáticamente dentro de una heteroestructura de $^{28}$Si/SiGe. El dispositivo opera a 200 mK para mitigar el calentamiento inducido por microondas. El flujo de trabajo experimental involucró:

1. Inicialización y Lectura: El equipo empleó un esquema de lectura extendido para medir la "probabilidad de retorno" (el solapamiento entre los estados inicial y final). Esto requirió superar las limitaciones inherentes del Bloqueo de Espín de Paridad (PSB) en modo Paridad, que no puede distinguir entre $|\uparrow\uparrow\rangle$ y $|\downarrow\downarrow\rangle$. Implementaron un protocolo utilizando lógica de dos qubits (puertas CNOT compiladas a partir de interacciones ZZ nativas) para aislar el estado $|\downarrow\rangle^{\otimes N}$. Los qubits 3 y 4 se leyeron mediante mediciones de Demolición No Cuántica (QND), mientras que los qubits 1, 2, 5 y 6 utilizaron PSB. La preparación del estado consistió en medición y post-selección.
2. Implementación del Circuito: Los investigadores ejecutaron un circuito cuántico digital inspirado en un protocolo para investigar transiciones de fase cuánticas dinámicas (DQPTs) en sistemas de tipo Ising. El circuito simula un quench cuántico donde un estado fundamental inicial $|\downarrow\rangle^{\otimes N}$ evoluciona bajo un Hamiltoniano de interacción que involucra acoplamientos XX de vecinos más cercanos y términos de frontera.
3. Pruebas de Escalabilidad: El circuito se ejecutó a través de todas las permutaciones de $N \in \{3, 4, 5, 6\}$ qubits vecinos. La evolución temporal se parametrizó mediante un ángulo $\theta$, controlado por la duración de los pulsos de microondas.
4. Caracterización: El equipo midió la amplitud del eco de Loschmidt (probabilidad de retorno) y la magnetización. También realizaron Tomografía de Estado Cuántico (QST) completa en subconjuntos de tres y cuatro qubits para evaluar la fidelidad del estado y el entrelazamiento. Para comprender los límites de rendimiento, midieron los tiempos de defasaje $T_2^*$ bajo diversas condiciones de acoplamiento de intercambio ($J_{on}$ y $J_{off}$) y compararon los datos experimentales con simulaciones numéricas que incorporaban ruido de fase cuasi-estático.

Resultados Clave

• Ejecución de Seis Qubits: El estudio implementó con éxito un circuito cuántico utilizando los seis qubits de la matriz, lo que marca la ejecución del circuito cuántico más grande realizado en tecnología de semiconductores hasta la fecha.
• Programabilidad: El procesador demostró una operación exitosa de múltiples qubits programables a través de todas las permutaciones de tres, cuatro, cinco y seis vecinos.
• Dinámica y Escalabilidad: La probabilidad de retorno experimental exhibió la dinámica periódica esperada ($\theta = \pi$) y el comportamiento crítico ($\theta_c = \pi/2$) predichos por el modelo teórico. A medida que el número de qubits ($N$) aumentaba, el eco de Loschmidt mostró mínimos más amplios y profundos, consistentes con la escala analítica $L(\theta) = |\cos(\theta/2)^{N+1} + i^{N+1}\sin(\theta/2)^{N+1}|^2$.
• Acumulación de Errores: A pesar de la alta fidelidad de las unidades individuales, los errores se acumularon rápidamente a medida que el tamaño del sistema aumentaba. La probabilidad de retorno en $\theta=0$ cayó con el aumento de $N$, y la visibilidad disminuyó significamente para $N$ mayores.
• Defasaje y Reposo (Idling): El análisis reveló que los tiempos de reposo para qubits específicos a menudo excedieron sus tiempos de coherencia $T_2^*$, particularmente para los qubits de los bordes (1, 2 y 5) en circuitos más grandes. Las simulaciones numéricas que incorporan ruido de defasaje cuasi-estático reprodujeron cualitativamente las tendencias experimentales, confirmando que el defasaje durante los periodos de reposo es un limitador de rendimiento primario.
• Fidelidad de Estado: Los resultados de QST para estados de tres qubits (incluyendo estados GHZ y el estado de quench final) mostraron fidelidades comparables con las plataformas de semiconductores de vanguardia. Los autores señalaron una mejora en la estabilidad de fase en comparación con trabajos previos en el mismo dispositivo, atribuida a la operación a 200 mK, lo que redujo la diafonía (crosstalk) de microondas.

Significación y Reivindicaciones
El artículo afirma demostrar la primera ejecución de un circuito cuántico realista de múltiples qubits en un dispositivo de qubit de espín de semiconductor que involucra un registro de hasta seis qubits. El trabajo sirve como un benchmark holístico de las capacidades del procesador, yendo más allá de la caracterización de puertas aisladas para evaluar el rendimiento colectivo bajo una carga de trabajo realista.

Los autores concluyen que, si bien la plataforma ha alcanzado hitos significativos en control y lectura, la generación actual de estos dispositivos está fundamentalmente limitada por el defasaje (específicamente durante el reposo) y los errores de preparación de estado y medición (SPAM). Los resultados resaltan la necesidad de:

1. Minimizar los tiempos de reposo mediante operaciones simultáneas (paralelas).
2. Aumentar los tiempos de defasaje ($T_2^*$).
3. Mejorar consistentemente las fidelidades de SPAM.

El estudio no pretende haber logrado la tolerancia a fallos o la corrección de errores lógicos, sino que establece una línea base para el comportamiento colectivo de los qubits de espín de silicio, identificando cuellos de botella físicos específicos que deben abordarse para escalar hacia algoritmos cuánticos más complejos.