Robust Synchronous Reference Frame Phase-Looked Loop (PLL) with Feed-Forward Frequency Estimation

Resumen Técnico: Lazo de Seguimiento de Fase de Marco de Referencia Síncrono Robusto con Estimación de Frecuencia de Prealimentación

Planteamiento del Problema
Las técnicas de Lazo de Seguimiento de Fase de Marco de Referencia Síncrono (SRF-PLL) son estándares para la sincronización y el control en sistemas de potencia y conversión de energía. Sin embargo, los SRF-PLL convencionales, que típicamente dependen de un bucle de retroalimentación Proporcional-Integral (PI) con dos integradores, enfrentan limitaciones en entornos dinámicos. Específicamente, mientras que los PLL de Tipo-2 pueden eliminar los errores de estado estacionario ante cambios de frecuencia de tipo escalón, exhiben errores de estado estacionario no nulos al rastrear rampas de frecuencia —un escenario común en servosistemas como los accionamientos de motores. Aumentar las ganancias del bucle para compensar estos errores reduce el margen de fase y aumenta la sensibilidad al ruido. Además, los PLL de orden superior (por ejemplo, Tipo-3) que teóricamente eliminan los errores de rampa, a menudo comprometen la robustez y la estabilidad. Adicionalmente, los diseños convencionales son sensibles a las variaciones de amplitud de entrada y al ruido de medición, lo que a menudo requiere observadores complejos o bucles de filtrado adicionales que introducen errores de modelado o cargas de sintonización.

Metodología
Los autores proponen una novedosa arquitectura SRF-PLL (denotada como SRF-PLL-FF) que mejora la estructura convencional mediante un estimador de frecuencia de prealimentación (feed-forward) robusto y libre de modelo. La metodología comprende tres componentes principales:

1. Normalización Invariante a la Potencia: Para desacoplar la ganancia del bucle de las variaciones de amplitud de entrada, los autores introducen un esquema de normalización basado en la propiedad de potencia invariante de la transformación abc-dq. En lugar de utilizar el componente $Z_d$ (que requiere filtrado de paso bajo e introduce retraso de fase), las señales trifásicas de entrada se normalizan por la magnitud del vector rotatorio $N(Z_{\{a,b,c\}}) = \sqrt{Z_a^2 + Z_b^2 + Z_c^2}$. Esto asegura que la magnitud de la señal normalizada permanezca constante independientemente de las fluctuaciones de amplitud de la entrada.
2. Diseño de Retroalimentación de Óptimo Simétrico: Las ganancias del controlador PI ($k_p, k_i$) para el bucle de retroalimentación se sintonizan utilizando el método de óptimo simétrico para maximizar el margen de fase en la frecuencia de cruce, considerando los retrasos inherentes de muestreo.
3. Estimador de Prealimentación Robusto: Se emplea un estimador de frecuencia de segundo orden libre de modelo (basado en el trabajo previo [18]) para generar la señal de prealimentación. Este estimador opera directamente sobre las señales trifásicas medidas sin requerir un modelo de sistema dinámico u otros observadores adicionales. Utiliza una ley de adaptación con un único parámetro de ganancia sintonizable ($\gamma$). Para mejorar la robustez contra el ruido y la pérdida temporal de datos, tres estimadores idénticos corren en paralelo para cada fase ($a, b, c$), y sus salidas se promedian para producir el estimado de frecuencia de prealimentación final ($\tilde{\omega}$).

Contribuciones Clave

• Robustez Libre de Modelo: El estimador de prealimentación propuesto es libre de modelo y opera directamente sobre señales armónicas medidas, lo que lo hace adecuado para entornos ruidosos y variables en el tiempo sin necesidad de identificación del sistema.
• Rastreo de Rampa sin Aumento de Orden: Al inyectar la frecuencia estimada en el bucle, la entrada equivalente se convierte en una señal de escalón en lugar de una rampa. Esto permite que el sistema rastree rampas de frecuencia con cero error de estado estacionario sin aumentar el orden del bucle (manteniendo los dos integradores estándar), preservando así la robustez y el margen de fase del diseño convencional.
• Independencia de la Amplitud: El esquema de normalización invariante a la potencia hace que las características de transferencia del bucle PLL sean insensibles a las variaciones de amplitud de la entrada, simplificando la sintonización y mejorando la estabilidad.
• Ejecutabilidad en Tiempo Real: La implementación requiere solo integradores estándar y expresiones algebraicas escalares, evitando un pre-procesamiento o post-procesamiento extensivo, lo que la hace adecuada para la ejecución en tiempo real en plataformas de control estándar.

Resultados Experimentales
El SRF-PLL-FF propuesto fue evaluado experimentalmente en un sistema de accionamiento de PMSM de 3 fases utilizando un inversor de fuente de tensión (frecuencia de conmutación de 8 kHz) y una plataforma de control dSPACE 1006. La evaluación comparó el esquema propuesto contra un SRF-PLL estándar (con la prealimentación establecida en cero) bajo dos condiciones:

1. Operación con Variación de Par: Experimentos a 50 rad/s y 150 rad/s con cambios de carga escalonados. El SRF-PLL-FF demostró un desempeño superior en el mantenimiento de la sincronización durante picos transitorios y se recuperó rápidamente de la pérdida temporal de datos (aprox. 0.05 s).
2. Operación de Rampa de Frecuencia: Una secuencia de arranque de rampa controlada, típica de la aceleración de un motor. El SRF-PLL-FF logró un bloqueo de fase significativamente más rápido y redujo el error de sincronización en comparación con el PLL estándar.

Las métricas de error cuantitativas (error absoluto acumulativo y error medio absoluto) mostraron una reducción consistente en el error de sincronización de fase para el SRF-PLL-FF. Por ejemplo, durante la operación de rampa de frecuencia, el error medio absoluto cayó de 0.9205 (PLL estándar) a 0.1327 (SRF-PLL-FF). Del mismo modo, el Error Cuadrático Medio (RMSE) de la reconstrucción de la forma de onda fue significativamente menor para el método propuesto, particularmente durante las operaciones de rampa (0.0513 vs. 0.2909).

Significancia y Reivindicaciones
El artículo afirma que el SRF-PLL-FF propuesto ofrece una mejora considerable sobre las técnicas SRF-PLL estándar ampliamente utilizadas en accionamientos de motores y electrónica de potencia. La significancia radica en lograr un bloqueo de frecuencia y fase robusto bajo condiciones dinámicas (transitorios de carga y rampas de frecuencia) y en presencia de ruido de medición, todo ello sin aumentar el orden del bucle o los costos de hardware. Los autores enfatizan que el enfoque mantiene la simplicidad y la viabilidad industrial del PLL estándar de dos integradores, al tiempo que supera su limitación principal en el rastreo de rampas de frecuencia. El método se presenta como una solución práctica, ejecutable en tiempo real, que requiere solo un parámetro de sintonización adicional para el estimador, junto con la sintonización PI estándar.