Robust Synchronous Reference Frame Phase-Looked Loop (PLL) with Feed-Forward Frequency Estimation

기술 요약: 피드포워드 주파수 추정기를 갖춘 강건한 동기 회전 좌표계 위상 고정 루프 (SRF-PLL)

문제 정의
동기 회전 좌표계 위상 고정 루프(SRF-PLL) 기술은 전력 시스템 및 에너지 변환 분야에서 동기화와 제어를 위해 표준적으로 사용된다. 그러나 기존의 SRF-PLL은 일반적으로 두 개의 적분기를 포함하는 비례-적분(PI) 피드백 루프에 의존하며, 이는 동적인 환경에서 한계에 직면한다. 구체적으로, Type-2 PLL은 계단형 주파수 변화에 대해 정상 상태 오차를 제거할 수 있지만, 모터 드라이브와 같은 서보 시스템에서 흔히 발생하는 주파수 램프(ramp) 추적 시에는 비제로(non-zero) 정상 상태 오차를 나타낸다. 이러한 오차를 보상하기 위해 루프 이득을 높이면 위상 여유가 감소하고 노이즈 민감도가 증가한다. 또한, 이론적으로 램프 오차를 제거할 수 있는 고차 PLL(예: Type-3)은 강건성과 안정성을 저해하는 경우가 많다. 아울러, 기존 설계는 입력 진폭 변화와 측정 노이즈에 민감하여, 모델링 오차나 튜닝 부담을 초래하는 복잡한 관측기 또는 추가적인 필터링 루프를 필요로 하는 경우가 많다.

방법론
저자들은 기존 구조를 강건하고 모델이 필요 없는(model-free) 피드포워드 주파수 추정기로 강화한 새로운 SRF-PLL 아키텍처(SRF-PLL-FF로 명명)를 제안한다. 이 방법론은 세 가지 주요 구성 요소로 이루어진다:

1. 전력 불변 정규화(Power-Invariant Normalization): 루프 이득을 입력 진폭 변화로부터 분리하기 위해, 저자들은 abc-dq 변환의 전력 불변 특성에 기반한 정규화 기법을 도입한다. 저역 통과 필터링이 필요하고 위상 지연을 유발하는 $Z_d$ 성분을 사용하는 대신, 입력 3상 신호를 회전 벡터 크기 $N(Z_{\{a,b,c\}}) = \sqrt{Z_a^2 + Z_b^2 + Z_c^2}$로 정규화한다. 이를 통해 입력 진폭의 변동과 관계없이 정규화된 신호의 크기가 일정하게 유지되도록 보장한다.
2. 대칭 최적 제어 피드백 설계: 피드백 루프의 PI 제어기 이득($k_p, k_i$)은 고유한 샘플링 지연을 고려하여, 교차 주파수에서 위상 여유를 최대화하도록 대칭 최적화(symmetrical optimum) 방법을 사용하여 튜닝된다.
3. 강건한 피드포워드 추정기: 모델이 필요 없는 2차 주파수 추정기(선행 연구 [18] 기반)가 피드포워드 신호를 생성하기 위해 채택되었다. 이 추정기는 동적 시스템 모델이나 추가적인 관측기 없이 측정된 3상 신호에서 직접 동작한다. 이 추정기는 단일 튜닝 가능한 파라미터($\gamma$)를 가진 적응 법칙을 활용한다. 노이즈 및 일시적인 데이터 손실에 대한 강건성을 높이기 위해, 세 개의 동일한 추정기가 각 상($a, b, c$)에 대해 병렬로 실행되며, 그 출력값들을 평균하여 최종 피드포워드 주파수 추정치($\tilde{\omega}$)를 산출한다.

주요 기여

• 모델 프리 강건성: 제안된 피드포워드 추정기는 모델이 필요 없으며 측정된 고조파 신호에서 직접 동작하므로, 시스템 식별 과정 없이도 노이즈가 많고 시변하는 환경에 적합하다.
• 차수 증가 없는 램프 추적: 추정된 주파수를 루프에 주입함으로써, 등가 입력이 램프가 아닌 계단 신호가 된다. 이를 통해 시스템은 루프 차수를 높이지 않고도(표준 2 적분기 유지) 주파수 램프를 정상 상태 오차 없이 추적할 수 있으며, 결과적으로 기존 설계의 강건성과 위상 여유를 보존한다.
• 진폭 독립성: 전력 불변 정규화 방식은 PLL 루프 전달 특성을 입력 진폭 변화에 무관하게 만들어, 튜닝을 단순화하고 안정성을 향상시킨다.
• 실시간 실행 가능성: 구현에는 표준 적분기와 스칼라 대수식만을 필요로 하여 광범위한 전처리 또는 후처리를 피할 수 있으므로, 표준 제어 플랫폼에서의 실시간 실행에 적합하다.

실험 결과
제안된 SRF-PLL-FF는 전압원 인버터(8 kHz 스위칭 주파수)와 dSPACE 1006 제어 플랫폼을 사용하는 3상 PMSM 드라이브 시스템에서 실험적으로 평가되었다. 평가는 두 가지 조건 하에서 표준 SRF-PLL(피드포워드를 0으로 설정)과 제안된 기법을 비교하였다:

1. 토크 변동 운전: 단계적인 부하 변화가 발생하는 50 rad/s 및 150 rad/s에서의 실험. SRF-PLL-FF는 과도 상태의 피크 동안 동기화를 유지하고 일시적인 데이터 손실(약 0.05초)로부터 빠르게 회복하는 우수한 성능을 보였다.
2. 주파수 램프 운전: 모터 가속 시 발생하는 전형적인 제어된 램프 기동 시퀀스. SRF-PLL-FF는 표준 PLL에 비해 현저히 빠른 위상 고정 및 감소된 동기화 오차를 달alog성했다.

정량적 오차 지표(누적 절대 오차 및 절대 평균 오차)는 SRF-PLL-FF에서 위상 동기화 오차가 일관되게 감소했음을 보여준다. 예를 들어, 주파수 램프 운전 중 절대 평균 오차는 0.9205(표준 PLL)에서 0.1327(SRF-PLL-FF)로 감소했다. 마찬가지로, 파형 재구성 RMSE(제곱평균제곱근 오차) 또한 특히 램프 운전 중에 제안된 방식에서 훨씬 낮게 나타났다 (0.0513 vs 0.2909).

의의 및 주장
본 논문은 제안된 SRF-PLL-FF가 모터 드라이브 및 전력 전자 분야에서 널리 사용되는 표준 SRF-PLL 기술보다 상당한 개선을 제공한다고 주장한다. 그 의의는 루프 차수나 하드웨어 비용을 증가시키지 않으면서도, 동적인 조건(부하 과도 상태 및 주파수 램프)과 측정 노이즈가 존재하는 환경에서도 강건한 주파수 및 위상 고정을 달성한다는 데 있다. 저자들은 이 접근 방식이 표준 2 적분기 PLL의 단순성과 산업적 생존력을 유지하면서도, 주파수 램프 추적이라는 주요 한계를 극복한다고 강조한다. 이 방법은 표준 PI 튜닝 외에 추정기를 위한 단 하나의 추가 튜닝 파라미터만을 요구하는 실용적이고 실시간 실행 가능한 솔루션으로 제시된다.