Robust Synchronous Reference Frame Phase-Looked Loop (PLL) with Feed-Forward Frequency Estimation

技術要約：フィードフォワード周波数推定を用いた堅牢な同期回転座標系位相同期回路（SRF-PLL）

問題提起
同期回転座標系位相同期回路（SRF-PLL）技術は、電力システムやエネルギー変換における同期および制御において標準的な手法である。しかし、従来のSRF-PLLは、通常、2つの積分器を持つ比例・積分（PI）フィードバックループに依存しており、動的な環境下では限界に直面する。具体的には、Type-2 PLLはステップ状の周波数変化に対して定常偏差を排除できる一方で、サーボシステム（モータ駆動など）で一般的な周波数ランプ（傾斜）の追従においては、非ゼロの定常偏差を示す。これらの誤差を補償するためにループゲインを上げると、位相余裕が減少し、ノイズ感受性が増大する。さらに、理論的にランプ誤差を排除する高次PLL（例：Type-3）は、堅牢性と安定性を損なうことが多い。加えて、従来の設計は入力振幅の変化や測定ノイズに対して敏感であり、複雑なオブザーバや追加のフィルタリングループを必要とすることが多く、それがモデリング誤差やチューニングの負担を招く。

手法
著者らは、従来の構造を堅牢でモデルフリーなフィードフォワード周波数推定器によって強化した、新しいSRF-PLLアーキテクチャ（SRF-PLL-FFと命名）を提案している。この手法は、主に以下の3つのコンポーネントで構成される。

1. 電力不変正規化： ループゲインを入力振幅の変化からデカップリングするため、著者らはabc-dq変換の電力不変特性に基づく正規化スキームを導入している。低域通過フィルタを必要とし位相遅れを導入する$Z_d$成分を使用する代わりに、入力三相信号を回転ベクトル大きさ $N(Z_{\{a,b,c\}}) = \sqrt{Z_a^2 + Z_b^2 + Z_c^2}$ によって正規化する。これにより、正規化された信号強度は入力振幅の変動に関わらず一定に保たれる。
2. 対称最適設計： フィードバックループのPIコントローラゲイン（$k_p, k_i$）は、サンプリング遅延を考慮した上で、クロスオーバー周波数における位相余裕を最大化するように対称最適法を用いて調整される。
3. 堅牢なフィードフォワード推定器： モデルフリーの二次周波数推定器（先行研究[18]に基づく）を採用し、フィードフォワード信号を生成する。この推定器は、動的なシステムモデルや追加のオブザーバを必要とせず、測定された三相信号に直接作用する。また、単一の調整可能なゲインパラメータ（$\gamma$）を用いた適応則を利用する。ノイズや一時的なデータ損失に対する堅牢性を高めるため、各相（$a, b, c$）に対して3つの同一の推定器を並列に動作させ、その出力を平均することで最終的なフィードフォワード周波数推定値（$\tilde{\omega}$）を算出する。

主な貢献

• モデルフリーの堅牢性： 提案されたフィードフォワード推定器はモデルフリーであり、測定された高調波信号に直接作用するため、システム同定を必要とせず、ノイズが多く時変的な環境にも適している。
• 次数を上げることのないランプ追従： 推定された周波数をループ内に注入することで、実質的な入力がランプではなくステップ信号となる。これにより、ループ次数を上げる（標準的な2つの積分器を維持する）ことなく、ランプ追波に対して定常偏差ゼロでの追従が可能となり、従来の設計の堅牢性と位相余裕を維持できる。
• 振幅独立性： 電力不変正規化スキームにより、PLLループの伝達特性が入力の振幅変動に対して非感受性となり、チューニングの簡素化と安定性の向上を実現する。
• リアルタイム実行可能性： 実装には標準的な積分器とスカラー代数式のみが必要であり、広範な前処理や後処理を回避しているため、標準的な制御プラットフォーム上でのリアルタイム実行に適している。

実験結果
提案されたSRF-PLL-FFは、電圧源インバータ（スイッチング周波数8 kHz）およびdSPACE 1006制御プラットフォームを用いた3相PMSM駆動システム上で実験的に評価された。評価では、標準的なSRF-PLL（フィードフォワードをゼロに設定）に対し、以下の2つの条件下で比較を行った。

1. トルク変動動作： ステップ状の負荷変化を伴う50 rad/sおよび150 rad/sでの実験。SRF-PLL-FFは、過渡的なピーク時における同期維持において優れた性能を示し、一時的なデータ損失（約0.05秒）からの迅速な回復を実現した。
2. 周波数ランプ動作： モータ加速時に典型的な制御されたランプ起動シーケンス。SRF-PLL-FFは、標準的なPLLと比較して、大幅に高速な位相ロックと減少した同期誤差を達成した。

定量的な誤差指標（累積絶対誤差および絶対平均誤差）において、SRF-PLL-FFは位相同期誤差の一貫した減少を示した。例えば、周波数ランプ動作中、絶対平均誤差は0.9205（標準PLL）から0.1327（SRF-PLL-FF）へと減少した。同様に、波形再構成の二乗平均平方根誤差（RMSE）も、特にランプ動作時において、提案手法の方が著しく低かった（0.0513 対 0.2909）。

意義および主張
本論文は、提案されたSRF-PLL-FFが、モータ駆動やパワーエレクトロニクスで広く使用されている標準的なSRF-PLL技術に対して、大幅な改善をもたらすと主張している。その意義は、ループ次数やハードウェアコストを増やすことなく、動的な条件（負荷過渡現象や周波数ランプ）および測定ノイズが存在する状況下で、堅牢な周波数および位相ロックを実現した点にある。著者らは、本アプローチが標準的な2積分器PLLの簡便性と産業上の実現可能性を維持しつつ、その主要な制限である周波数ランプの追従能力を克服していることを強調している。この手法は、標準的なPIチューニングに加えて、推定器のための1つの追加の調整パラメータを必要とするだけで、実用的かつリアルタイム実行可能なソリューションとして提示されている。