Riepilogo Tecnico: SLAC – Attacchi Side-channel CPU-to-GPU guidati dall'accesso tramite System-Level Cache su Apple Silicon

Definizione del Problema

I moderni design di sistemi eterogenei System-on-Chip (SoC), in particolare Apple Silicon, integrano core CPU e GPU che condividono una System-Level Cache (SLC) o una Last-Level Cache (LLC). Questa risorsa condivisa crea una superficie di attacco cross-domain dove un processo CPU non privilegiato può potenzialmente inferire informazioni sensibili dai carichi di lavoro della GPU. Sebbene ricerche precedenti abbiano dimostrato side-channel GPU-to-CPU (ad esempio, Leaky Buddies su Intel) e attacchi di occupazione CPU-to-GPU a grana grossa su Apple Silicon, un attacco CPU-to-GPU a grana fine, guidato dall'accesso e di tipo Prime+Probe è rimasto inesplorato.

Le sfide primarie nel realizzare un tale attacco su Apple Silicon sono:

1. Asimmetria di Inclusività della Cache: La SLC è esclusiva rispetto alle cache private della CPU (L1/L2), ma ha una relazione Non-Inclusiva Non-Esclusiva (NINE) con le cache private della GPU. Ciò significa che gli accessi ai dati della CPU non popolano direttamente la SLC; devono prima riempire la L2 ed espellere le linee più vecchie nella SLC. Al contrario, gli accessi della GPU possono popolare direttamente la SLC.
2. Mancanza di Conoscenza Architetturale: Le specifiche funzioni di set-indexing della SLC dell'Apple M1 non sono documentate pubblicamente e differiscono significativamente dalle cache CPU tradizionali, rendendo non banale la costruzione dei set di espulsione (un prerequisito per Prime+Probe).
3. Osservabilità: L'avversario CPU deve osservare in modo affidabile i cambiamenti di stato della SLC causati dall'attività della vittima GPU senza co-risiedere sulla GPU.

Metodologia

Il documento presenta SLAC, un framework che supera queste sfide attraverso il reverse engineering e tecniche side-channel innovative.

1. Reverse Engineering della SLC di Apple M1

Gli autori hanno sviluppato una metodologia per recuperare le funzioni di set-indexing della SLC e caratterizzare le interazioni della cache:

• Analisi della Transizione dei Dati: Hanno identificato tre scenari per il movimento dei dati condivisi. Fondamentalmente, hanno scoperto che le letture della GPU di dati residenti nelle cache private della CPU non popolano la SLC; invece, la GPU legge direttamente dalla L2 della CPU, lasciando la SLC intonsa. Tuttavia, se i dati sono già nella SLC, l'accesso della GPU li mantiene lì. Inoltre, le scritture della GPU non allocano linee di cache nella SLC (comportamento no-write-allocate), il che significa che una scrittura della sola GPU non può "primare" la SLC.
• Clustering del Profilo di Collisione: Il tradizionale pruning iterativo per la costruzione dei set di espulsione fallisce su Apple Silicon a causa del vasto spazio di candidati (tutti i 12 bit di set-index sono sottoposti a hash) e del rumore di misura. Gli autori hanno sostituito questo approccio con il clustering del profilo di collisione. Riempendo la SLC con un buffer "filler" dalla GPU e sondando con un buffer "test", hanno analizzato quali linee del filler venivano espulse. Le linee che mappano lo stesso set della SLC producono pattern di espulsione identici (profili di collisione), permettendo loro di essere raggruppate in set di espulsione.
• Recupero delle Funzioni: Utilizzando i set di espulsione raggruppati, hanno recuperato 12 funzioni di hash basate su XOR linearmente indipendenti che mappano i bit dell'indirizzo fisico (7–32) al set-index della SLC a 12 bit. Hanno anche confermato che la SLC utilizza una politica di sostituzione LRU.

2. Tecniche Side-Channel

Sulla base della conoscenza ottenuta tramite reverse engineering, gli autori hanno costruito due varianti di Prime+Probe:

• CPrime+CProbe (Priming solo da CPU):

  • Meccanismo: Poiché la SLC è esclusiva rispetto alle cache della CPU, la CPU non può primare direttamente la SLC. Invece, l'attaccante carica un grande set di espulsione (SLC_ES) nella cache L2 della CPU. Man mano che la L2 si riempie, le linee più vecchie vengono espulse nella SLC. Un secondo set (L2_ES) viene quindi caricato per saturare la L2, spingendo le linee del SLC_ES completamente nella SLC.
  • Ottimizzazione: Per minimizzare l'impronta della L2 e il tempo di priming, gli autori hanno vincolato specifici bit dell'indirizzo per ridurre il numero di set della L2 influenzati dal set di espulsione della SLC.
  • Probing: La CPU ri-accede al set di espulsione per misurare la latenza. Una latenza elevata indica un miss nella SLC (la vittima ha acceso il set); una latenza bassa indica un hit nella SLC.

• GPrime+CProbe (Priming Accelerato dalla GPU):

  • Meccanismo: L'attaccante sfrutta il parallelismo della GPU per primare direttamente la SLC. Viene utilizzato un approccio a due kernel: prima, un kernel di scrittura della GPU invalida eventuali copie obsolete nella L2 della CPU (a causa della coerenza) ma non popola la SLC; secondo, un kernel di lettura della GPU carica direttamente il set di espulsione nella SLC.
  • Vantaggio: Questo bypassa il complesso processo in due fasi di saturazione della L2 della CPU, utilizzando il massiccio parallelismo della GPU.

3. Mitigazione del Rumore e Tracciamento Differenziale

Per distinguere l'attività della vittima dal rumore di fondo, gli autori impiegano:

• Tracciamento Differenziale: Raccolta di una "Baseline Trace" (kernel inattivo) e di una "Target Trace" (kernel vittima) e sottrazione della prima dalla seconda.
• Media Multi-run: Media delle tracce su migliaia di esecuzioni per smorzare la varianza.
• Aggregazione di Superset: Raggruppamento di 64 set di cache in "superset" per scambiare la risoluzione spaziale con la chiarezza del segnale, particolarmente efficace per gli attacchi LLM dove le tabelle di embedding hanno layout di memoria regolari.

Contributi Chiave

1. Reverse Engineering: Prima caratterizzazione pubblica delle funzioni di set-indexing della SLC di Apple M1 (indici hash a 12 bit) e delle politiche di residenza asimmetriche tra CPU, GPU e SLC.
2. Nuovi Vettori di Attacco:
   • CPrime+CProbe: Il primo side-channel CPU-to-GPU guidato dall'accesso su Apple Silicon che non richiede l'accesso alla GPU da parte dell'avversario.
   • GPrime+CProbe: Una variante accelerata che utilizza il priming della GPU, ottenendo un incremento di 6,4× nel throughput del canale covert.
3. Attacchi alla Privacy End-to-End:
   • Recupero degli Edge GNN: Ricostruzione delle strutture di grafo (edge) dall'inferenza di reti neurali grafiche.
   • Attacco alla Privacy LLM: Recupero di parole chiave di input e token di output dall'inferenza di Large Language Models.

Risultati Sperimentali

Prestazioni del Canale Covert

• CPrime+CProbe: Ha raggiunto un throughput di 62,5 Kbps.
• GPrime+CProbe: Ha raggiunto un throughput di 400 Kbps (miglioramento di 6,4×).

Accuratezza Specifica per Applicazione

• Recupero Edge GNN:

  • Testato su cinque dataset (Cora, Citeseer, Pubmed, Computers, Photo).
  • GPrime+CProbe ha raggiunto un'accuratezza degli edge >90% su tutti i dataset, con una precisione che raggiunge il 99,9% su Cora e il 99,2% su Pubmed.
  • CPrime+CProbe ha raggiunto un recall >90% e una precisione superiore all'86% dopo la ricostruzione dell'intero grafo.

• Recupero Input/Output LLM:

  • Testato su modelli TinyLlama e GPT-2 Medium.
  • Recupero Parole Chiave Input: GPrime+CProbe ha raggiunto un'accuratezza fino al 94,8% (TinyLlama/FinancialQA) e il 93,4% (GPT-2/MedQuad). CPrime+CProbe ha raggiunto fino all'81,2%.
  • Recupero Token Output: GPrime+CProbe ha raggiunto un'accuratezza fino all'88,9% (GPT-2/FinancialQA) e il 78,7% (TinyLlama/FinancialQA). CPrime+CProbe ha raggiunto fino all'85,3%.

Significato e Rivendicazioni

Il documento afferma che SLAC rivela una nuova classe di vulnerabilità microarchitetturali in Apple Silicon e, per estensione, in SoC eterogenei. La significatività risiede nel dimostrare che:

1. La SLC Condivisa è una Critica Superficie di Attacco: La cache condivisa nelle architetture a memoria unificata permette a processi CPU non privilegiati di eseguire attacchi fine-grained, guidati dall'accesso, contro carichi di lavoro GPU sensibili, una capacità precedentemente ritenuta richiedere la co-residenza sulla GPU o limitata all'osservazione a grana grossa.
2. Fattibilità di Attacchi a Grana Fine: Nonostante la complessità dell'indexing della SLC e delle politiche di esclusività, segreti a grana fine (come gli input/output dei modelli ML e le strutture dei grafi) possono essere recuperati con alta accuratezza.
3. Appello alla Riprogettazione: I risultati richiedono una attenta riprogettazione architettonica delle gerarchie di cache e dei protocolli di coerenza nei sistemi eterogenei per mitigare i side-channel guidati dall'accesso. Gli autori notano che, sebbene le loro tecniche siano specifiche per M1, i principi sottostanti si applicano probabilmente a M1 Pro/Max e M2, e potenzialmente ad altre piattaforme con cache GPU non inclusive (ad esempio, Intel iGPUs, AMD APUs), sebbene le implementazioni specifiche possano differire.

Gli autori rimangono modesti riguardo all'ambito, notando che il loro lavoro è una prova di concetto per Apple Silicon e che sono necessari ulteriori lavori per ampliare questa famiglia di attacchi (ad esempio, verso M3 con Dynamic Caching e altre piattaforme eterogenee).