Resumo Técnico: SLAC – Ataques de Canal Lateral CPU-para-GPU Baseados em Acesso via Cache de Nível de Sistema no Apple Silicon

Declaração do Problema

Projetos modernos de System-on-Chip (SoC) heterogêneos, particularmente o Apple Silicon, integram núcleos de CPU e GPUs que compartilham um Cache de Nível de Sistema (SLC) ou Cache de Último Nível (LLC). Este recurso compartilhado cria uma superfície de ataque cross-domain onde um processo de CPU sem privilégios pode potencialmente inferir informações sensíveis de cargas de trabalho da GPU. Embora pesquisas anteriores tenham demonstrado canais laterais de GPU-para-CPU (ex: Leaky Buddies no Intel) e ataques de ocupação de CPU-para-GPU de grão grosso no Apple Silicon, um ataque de canal lateral de CPU-para-GPU, orientado por acesso, de estilo Prime+Probe e de grão fino, permaneceu inexplorado.

Os principais desafios para realizar tal ataque no Apple Silicon são:

1. Assimetria de Inclusividade de Cache: O SLC é exclusivo em relação aos caches privados da CPU (L1/L2), mas possui uma relação Não-Inclusiva Não-Exclusiva (NINE) com os caches privados da GPU. Isso significa que os acessos de dados da CPU não populam diretamente o SLC; eles devem primeiro preencher o L2 e desalojar linhas mais antigas para o SLC. Inversamente, os acessos da GPU podem popular diretamente o SLC.
2. Falta de Conhecimento Arquitetônico: As funções específicas de indexação de conjuntos do SLC do Apple M1 não são documentadas publicamente e diferem significamente dos caches de CPU tradicionais, tornando a construção de conjuntos de desalojamento (eviction sets) — um pré-requisito para Prime+Probe — não trivial.
3. Observabilidade: O adversário da CPU deve observar de forma confiável as mudanças de estado do SLC causadas pela atividade da vítima da GPU sem residir na mesma GPU.

Metodologia

O artigo apresenta o SLAC, um framework que supera esses desafios através de engenharia reversa e técnicas de canal lateral inovadoras.

1. Engenharia Reversa do SLC do Apple M1

Os autores desenvolveram uma metodologia para recuperar as funções de indexação de conjunto do SLC e caracterizar as interações de cache:

• Análise de Transição de Dados: Eles identificaram três cenários para movimentação de dados compartilhados. Crucialmente, descobriram que leituras da GPU de dados residentes nos caches privados da CPU não populam o SLC; em vez disso, a leitura da GPU acessa diretamente o L2 da CPU, deixando o SLC intocado. Além disso, se os dados já estiverem no SLC, o acesso da GPU os mantém lá. Adicionalmente, escritas da GPU não alocam linhas de cache no SLC (comportamento no-write-allocate), o que significa que uma escrita da GPU sozinha não pode realizar o priming do SLC.
• Agrupamento de Perfil de Colisão (Collision-Profile Clustering): A poda iterativa tradicional para construção de conjuntos de desalojamento falha no Apple Silicon devido ao grande espaço de candidatos (todos os 12 bits de índice de conjunto são transformados por hash) e ao ruído de medição. Os autores substituíram isso pelo agrupamento de perfil de colisão. Ao preencher o SLC com um buffer de "preenchimento" (filler) vindo da GPU e sondar com um buffer de "teste", eles analisaram quais linhas do filler foram desalojadas. Linhas que mapeiam para o mesmo conjunto do SLC produzem padrões de desalojamento idênticos (perfis de colisão), permitindo que sejam agrupadas em conjuntos de desalojamento.
• Recuperação de Função: Usando os conjuntos de desalojamento agrupados, eles recuperaram 12 funções de hash baseadas em XOR linearmente independentes que mapeiam os bits de endereço físico (7–32) para o índice de conjunto de 12 bits do SLC. Eles também confirmaram que o SLC utiliza uma política de substituição LRU.

2. Técnicas de Canal Lateral

Com base no conhecimento de engenharia reversa, os autores construíram duas variantes de Prime+Probe:

• CPrime+CProbe (Priming apenas via CPU):

  • Mecanismo: Como o SLC é exclusivo em relação aos caches da CPU, a CPU não pode realizar o priming do SLC diretamente. Em vez disso, o atacante carrega um grande conjunto de desalojamento (SLC_ES) no cache L2 da CPU. À medida que o L2 enche, linhas mais antigas são desalojadas para o SLC. Um segundo conjunto (L2_ES) é então carregado para saturar o L2, empurrando as linhas do SLC_ES totalmente para o SLC.
  • Otimização: Para minimizar a pegada do L2 e o tempo de priming, os autores restringiram bits específicos de endereço para reduzir o número de conjuntos do L2 afetados pelo conjunto de desalojamento do SLC.
  • Sondagem (Probing): A CPU re-acessa o conjunto de desalojamento para medir a latência. Alta latência indica um miss no SLC (a vítima acessou o conjunto); baixa latência indica um hit no SLC.

• GPrime+CProbe (Priming Acelerado via GPU):

  • Mecanismo: O atacante aproveita o paralelismo da GPU para realizar o priming direto no SLC. Uma abordagem de dois kernels é utilizada: primeiro, um kernel de escrita da GPU invalida quaisquer cópias obsoletas do L2 da CPU (devido à coerência), mas não popula o SLC; segundo, um kernel de leitura da GPU carrega o conjunto de desalojamento diretamente no SLC.
  • Vantagem: Isso contorna o complexo processo de dois passos de saturação do L2 da CPU, utilizando o massivo paralelismo da GPU.

3. Mitigação de Ruído e Rastreamento Diferencial

Para distinguir a atividade da vítima do ruído de fundo, os autores empregam:

• Rastreamento Diferencial: Coleta de um "Traço de Linha de Base" (kernel ocioso) e um "Traço Alvo" (kernel da vítima) e subtração do primeiro em relação ao segundo.
• Média de Múltiplas Execuções: Média de traços ao longo de milhares de execuções para suavizar a variância.
• Agregação de Superconjuntos (Superset Aggregation): Agrupamento de 64 conjuntos de cache em "superconjuntos" para trocar resolução espacial por clareza de sinal, sendo particularmente eficaz para ataques de LLM onde as tabelas de embedding possuem layouts de memória regulares.

Principais Contribuições

1. Engenharia Reversa: Primeira caracterização pública das funções de indexação de conjunto do SLC do Apple M1 (índices de hash de 12 bits) e das políticas de residência assimétricas entre CPU, GPU e SLC.
2. Vetores de Ataque Inovadores:
   • CPrime+CProbe: O primeiro canal lateral de CPU-para-GPU baseado em acesso de grão fino no Apple Silicon que não requer acesso da GPU pelo adversário.
   • GPrime+CProbe: Uma variante acelerada usando priming via GPU, alcançando um aumento de 6,4× no throughput do canal oculto (covert-channel).
3. Ataques de Privacidade de Ponta a Ponta:
   • Recuperação de Arestas de GNN: Reconstrução de estruturas de grafos (arestas) a partir da inferência de Redes Neurais de Grafos.
   • Ataque de Privacidade de LLM: Recuperação de palavras-chave de entrada e tokens de saída de inferência de Grandes Modelos de Linguagem.

Resultados Experimentais

Desempenho do Canal Oculto

• CPrime+CProbe: Alcançou um throughput de 62,5 Kbps.
• GPrime+CProbe: Alcançou um throughput de 400 Kbps (melhoria de 6,4×).

Precisão Específica de Aplicação

• Recuperação de Arestas de GNN:

  • Testado em cinco datasets (Cora, Citeseer, Pubmed, Computers, Photo).
  • GPrime+CProbe alcançou >90% de precisão de aresta em todos os datasets, com precisão atingindo 99,9% em Cora e 99,2% em Pubmed.
  • CPrime+CProbe alcançou >90% de recall e precisão acima de 86% após a reconstrução do grafo completo.

• Recuperação de Entrada/Saída de LLM:

  • Testado nos modelos TinyLlama e GPT-2 Medium.
  • Recuperação de Palavras-Chave de Entrada: GPrime+CProbe alcançou até 94,8% de precisão (TinyLlama/FinancialQA) e 93,4% (GPT-2/MedQuad). CPrime+CProbe alcançou até 81,2%.
  • Recuperação de Tokens de Saída: GPrime+CProbe alcançou até 88,9% de precisão (GPT-2/FinancialQA) e 78,7% (TinyLlama/FinancialQA). CPrime+CProbe alcançou até 85,3%.

Significância e Alegações

O artigo afirma que o SLAC revela uma nova classe de vulnerabilidades microarquitetônicas no Apple Silicon e, por extensão, em SoCs heterogêneos. A significância reside em demonstrar que:

1. O SLC Compartilhado é uma Superfície de Ataque Crítica: O cache compartilhado em arquiteturas de memória unificada permite que processos de CPU sem privilégios realizem ataques de grão fino, orientados por acesso, contra cargas de trabalho sensíveis de GPU, uma capacidade anteriormente considerada dependente de co-residência na GPU ou limitada a observações de grão grosso.
2. Viabilidade de Ataques de Grão Fino: Apesar da complexidade da indexação do SLC e das políticas de exclusividade, segredos de grão fino (como entradas, saídas de modelos de ML e estruturas de grafos) podem ser recuperados com alta precisão.
3. Chamada para Redesenho: Os resultados exigem um redesenho arquitetônico cuidadoso das hierarquias de cache e protocolos de coerência em sistemas heterogêneos para mitigar canais laterais orientados por acesso. Os autores observam que, embora suas técnicas sejam específicas para o M1, os princípios subjacentes provavelmente se aplicam ao M1 Pro/Max e M2, e potencialmente a outras plataformas com caches de GPU não inclusivos (ex: iGPUs Intel, APUs AMD), embora as implementações específicas divirjam.

Os autores mantêm a modéstia quanto ao escopo, observando que seu trabalho é uma prova de conceito para o Apple Silicon e que trabalhos futuros são necessários para ampliar esta família de ataques para outros chips da série M (ex: M3 com Dynamic Caching) e outras plataformas heterogêneas.