Hybrid ML for Lightweight Pre-Route Delay Estimation in Open-Source IC Design

Nel mondo dell'elettronica moderna, i minuscoli chip che alimentano i nostri dispositivi sono progettati attraverso un processo complesso e iterativo. Gli ingegneri partono da un progetto logico e lo trasformano gradualmente in un layout fisico, un viaggio che comporta il posizionamento di miliardi di componenti microscopici e la loro connessione tramite fili microscopici. Un controllo critico in questo percorso è un controllo di sicurezza chiamato analisi del tempo statico (static timing analysis). Questo processo assicura che i segnali elettrici viaggino abbastanza velocemente tra i componenti per mantenere il dispositivo funzionante correttamente. Tuttavia, una sfida significativa sorge nelle prime fasi della progettazione, prima che i fili siano completamente tracciati. In questa fase, gli ingegneri hanno un'idea approssimativa di dove si collocheranno i componenti, ma mancano i dettagli precisi sui fili che li connetteranno. Senza questi dettagli, gli strumenti tradizionali devono spesso indovinare il tempo di percorrenza dei segnali. Per sicurezza, questi strumenti tendono a indovinare in modo conservativo, assumendo che i segnali siano più lenti di quanto probabilmente saranno. Questa cautela, pur prevenendo errori, porta spesso al sovradimensionamento, in cui i circuiti vengono resi più grandi e consumano più energia del necessario solo per compensare l'incertezza.

I ricercatori dell'Universidad de Costa Rica hanno sviluppato un nuovo metodo per risolvere questo gioco di ipotesi, offrendo un modo per prevedere i tempi di percorrenza dei segnali con molta più precisione prima che il cablaggio finale sia completato. Invece di affidarsi alle ipotesi conservative dei software standard o a modelli informatici massicci e complessi difficili da comprendere, hanno creato un sistema ibrido leggero. Questo sistema combina due tecniche matematiche semplici e ben comprese: un albero di decisione, che ordina i dati in gruppi in base a regole specifiche, e la regressione lineare, che trova schemi a linea retta all'interno di quei gruppi. Utilizzando l'albero di decisione per organizzare i dati disordinati del mondo reale in segmenti più piccoli e gestibili, e applicando poi una semplice formula di adattamento della linea a ciascun segmento, i ricercatori hanno costruito un modello che impara dai progetti passati per prevedere quelli futuri. Il loro approccio non è solo altamente accurato, ma anche trasparente, permettendo agli ingegneri di vedere esattamente perché è stata fatta una previsione, una caratteristica spesso assente nei sistemi di intelligenza artificiale più complessi.

Il team ha testato il loro nuovo metodo utilizzando lo strumento di progettazione open-source OpenLane, ampiamente utilizzato da ricercatori e appassionati per creare circuiti integrati. Hanno fornito al modello dati provenienti da vari design di circuiti, inclusi benchmark standard ed esempi del mondo reale, insegnandogli a riconoscere come fattori quali la distanza tra i componenti, la dimensione delle porte e il numero di connessioni influenzino la velocità del segnale. I risultati sono stati sorprendenti. Confrontato con le stime standard fornite dallo strumento OpenLane, il nuovo modello ibrido ha ridotto l'errore nelle previsioni del ritardo fino all'80 percento. Anche quando il modello è stato privato dei dettagli specifici dello strumento OpenLane, ha comunque migliorato l'accuratezza del 71 percento. In termini pratici, ciò significa che i progettisti possono ora fidarsi molto di più delle loro stime nelle fasi iniziali, evitando potenzialmente la necessità di molteplici round di costosi rifacimenti durante il processo di progettazione.

Oltre alla pura accuratezza, i ricercatori hanno sottolineato l'efficienza e la chiarezza della loro soluzione. Il modello che hanno costruito è incredibilmente piccolo, occupando poco più di 10 megabyte di memoria, mentre altri modelli di machine learning simili utilizzati in questo campo possono richiedere diversi gigabyte. È anche significativamente più veloce, eseguendosi più del doppio rispetto ai modelli comparabili, ed è oltre 300 volte più piccolo in termini di dimensioni. Forse la cosa più importante per la comunità ingegneristica è che il modello è spiegabile. Poiché si basa su un albero di decisione seguito da semplici equazioni lineari, un ingegnere può tracciare il percorso di una previsione: può vedere quali regole i dati hanno seguito e come è stato derivato il calcolo finale. Questo contrasta con molti strumenti di machine learning moderni che agiscono come "scatole nere", offrendo risposte senza rivelare il ragionamento che le sottende.

Lo studio conferma che questo approccio ibrido offre un'alternativa valida ai modelli pesanti e opachi spesso utilizzati nella progettazione dei chip. Scomponendo il problema in parti più piccole e linearmente prevedibili, il sistema cattura i comportamenti complessi e non lineari dei circuiti reali senza la necessità di una massiccia rete neurale. I ricercatori hanno osservato che il modello ha performato eccezionalmente bene su determinati circuiti, riducendo gli errori di previsione fino all'80 percento per design specifici, suggerendo che il metodo è particolarmente efficace quando i nuovi design condividono somiglianze con i dati utilizzati per l'addestramento. Sebbene l'attuale lavoro si sia concentrato su un set specifico di strumenti open-source e nodi tecnologici, il successo di questo metodo leggero e trasparente suggerisce una strada promettente da seguire. Dimostra che nel mondo ad alta posta in gioco della progettazione dei chip, a volte gli strumenti più efficaci non sono quelli più complessi, ma piuttosto quelli che sono precisi, veloci e facili da comprendere.