Hybrid ML for Lightweight Pre-Route Delay Estimation in Open-Source IC Design

En el mundo de la electrónica moderna, los diminutos chips que impulsan nuestros dispositivos se diseñan mediante un proceso iterativo y complejo. Los ingenieros comienzan con un plano lógico y lo transforman gradualmente en un diseño físico, un viaje que implica colocar miles de millones de componentes microscópicos y conectarlos con cables microscópicos. Un punto de control crítico en este viaje es una verificación de seguridad llamada análisis de tiempo estático. Este proceso asegura que las señales eléctricas viajen lo suficientemente rápido entre los componentes para que el dispositivo funcione correctamente. Sin embargo, surge un desafío significativo en las primeras etapas del diseño, antes de que los cables estén completamente trazados. En esta etapa, los ingenieros tienen una idea aproximada de dónde se ubicarán los componentes, pero carecen de detalles precisos sobre los cables que los conectarán. Sin estos detalles, las herramientas tradicionales a menudo tienen que adivinar el tiempo de viaje de las señales. Para ser seguros, estas herramientas tienden a adivinar de forma conservadora, asumiendo que las señales serán más lentas de lo que probablemente serán. Esta cautela, aunque evita errores, a menudo conduce al sobrediseño, donde los circuitos se hacen más grandes y consumen más energía de la necesaria solo para compensar la incertidumbre.

Investigadores de la Universidad de Costa Rica han desarrollado un nuevo método para resolver este juego de adivinanzas, ofreciendo una forma de predecir los tiempos de viaje de las señales con mucha mayor precisión antes de que el cableado final esté completo. En lugar de depender de las conjeturas conservadoras del software estándar o de modelos informáticos masivos y complejos que son difíciles de entender, crearon un sistema híbrido y ligero. Este sistema combina dos técnicas matemáticas simples y bien comprendidas: un árbol de decisión, que clasifica los datos en grupos basados en reglas específicas, y una regresión lineal, que encuentra patrones de líneas rectas dentro de esos grupos. Al utilizar el árbol de decisión para organizar los datos desordenados del mundo real en fragmentos más pequeños y manejables, y luego aplicar una fórmula simple de ajuste de líneas a cada fragmento, los investigadores construyeron un modelo que aprende de diseños pasados para predecir los futuros. Su enfoque no solo es altamente preciso, sino también transparente, permitiendo a los ingenieros ver exactamente por qué se tomó una predicción, una característica que suele faltar en los sistemas de inteligencia artificial más complejos.

El equipo probó su nuevo método utilizando la herramienta de diseño de código abierto OpenLane, la cual es ampliamente utilizada por investigadores y aficionados para crear circuitos integrados. Alimentaron el modelo con datos de varios diseños de circuitos, incluyendo estándares de referencia y ejemplos del mundo real, enseñándole a reconocer cómo factores como la distancia entre componentes, el tamaño de las puertas y el número de conexiones influyen en la velocidad de la señal. Los resultados fueron sorprendentes. Al compararse con las estimaciones estándar proporcionadas por la herramienta OpenLane, el nuevo modelo híbrido redujo el error en las predicciones de retardo hasta en un 80 por ciento. Incluso cuando el modelo fue despojado de detalles específicos de la herramienta OpenLane, aún mejoró la precisión en un 71 por ciento. En términos prácticos, esto significa que los diseñadores ahora pueden confiar mucho más en sus estimaciones de las etapas iniciales, evitando potencialmente múltiples rondas de costosos retrabajos más adelante en el proceso de diseño.

Más allá de la precisión bruta, los investigadores destacaron la eficiencia y la claridad de su solución. El modelo que construyeron es increíblemente pequeño, ocupando poco más de 10 megabytes de almacenamiento, mientras que otros modelos de aprendizaje automático similares utilizados en este campo pueden requerir varios gigabytes. También es significativamente más rápido, funcionando más de dos veces más rápido que los modelos comparables, y es más de 300 veces más pequeño en tamaño. Quizás lo más importante para la comunidad de ingeniería es que el modelo es explicable. Debido a que depende de un árbol de decisión seguido de ecuaciones lineales simples, un ingeniero puede rastrear la ruta de una predicción: puede ver qué reglas siguió la información y cómo se derivó el cálculo final. Esto contrasta con muchas herramientas de aprendizaje automático modernas que actúan como "cajas negras", ofreciendo respuestas sin revelar el razonamiento detrás de ellas.

El estudio confirma que este enfoque híbrido ofrece una alternativa viable a los modelos pesados y opacos que se utilizan a menudo en el diseño de chips. Al descomponer el problema en partes más pequeñas y linealmente predecibles, el sistema captura los comportamientos complejos y no lineales de los circuitos reales sin necesidad de una red neuronal masiva. Los investigadores señalaron que el modelo funcionó excepcionalmente bien en ciertos circuitos, reduciendo los errores de predicción hasta en un 80 por ciento para diseños específicos, lo que sugiere que el método es particularmente efectivo cuando los nuevos diseños comparten similitudes con los datos utilizados para entrenarlo. Si bien el trabajo actual se centró en un conjunto específico de herramientas de código abierto y nodos tecnológicos, el éxito de este método ligero y transparente sugiere un camino prometedor hacia adelante. Demuestra que en el mundo de alto riesgo del diseño de chips, a veces las herramientas más efectivas no son las más complejas, sino aquellas que son precisas, rápidas y fáciles de entender.