Hybrid ML for Lightweight Pre-Route Delay Estimation in Open-Source IC Design

在现代电子世界中，驱动我们设备的微小芯片是通过一个复杂且迭代的过程设计的。工程师们从逻辑蓝图开始，逐渐将其转化为物理布局，这一过程涉及放置数十亿个微观组件，并用微观导线将它们连接起来。这一旅程中的一个关键检查点是名为静态时序分析的安全检查。该过程确保电信号在组件之间传输得足够快，以保持设备正常运行。然而，在设计阶段的早期，即导线尚未完全绘制完成之前，一个重大的挑战便出现了。在这个阶段，工程师对组件的位置有一个大致的构想，但缺乏关于连接它们的导线的精确细节。由于缺乏这些细节，传统工具往往不得不猜测信号的传输时间。为了保险起见，这些工具往往倾向于进行保守的猜测，假设信号会比实际情况更慢。这种谨慎虽然防止了错误，但也往往导致过度设计，即电路为了补偿不确定性而变得比实际需要更大，并消耗了更多的功率。

哥斯达黎加大学的研究人员开发了一种新方法来解决这个“猜谜游戏”，提供了一种在最终布线完成之前更准确地预测信号传输时间的方法。该系统并非依赖标准软件的保守猜测，也非依赖难以理解的庞大且复杂的计算机模型，而是创建了一个轻量级的混合系统。该系统结合了两种简单且易于理解的数学技术：决策树（它根据特定规则将数据分类）和线性回归（它在这些组内寻找直线模式）。通过使用决策树将杂乱的现实世界数据组织成更小、更易处理的块，然后对每个块应用简单的直线拟合公式，研究人员构建了一个能够通过学习过去的设计来预测未来设计的模型。他们的方法不仅具有高度的准确性，而且具有透明度，允许工程师清楚地看到预测产生的原因，而这一特性在更复杂的人工智能系统中往往是缺失的。

团队使用开源设计工具 OpenLane 测试了他们的新方法，该工具被研究人员和爱好者广泛用于创建集成电路。他们向模型输入了来自各种电路设计的数据，包括标准基准测试和现实世界的案例，教会模型识别诸如组件之间的距离、逻辑门的尺寸以及连接数量如何影响信号速度。结果令人瞩目。与 OpenLane 工具提供的标准估计相比，这种新的混合模型将延迟预测的误差降低了高达 80%。即使在剥离了关于 OpenLane 工具的具体细节后，它仍然将准确度提高了 71%。在实际操作中，这意味着设计师现在可以更加信任他们早期的估算，从而有可能避免后期设计过程中多次昂贵的返工。

除了纯粹的准确性之外，研究人员还强调了他们解决方案的高效性和清晰度。他们构建的模型体积非常小，仅占用 10 多 MB 的存储空间，而该领域使用的其他类似机器学习模型可能需要数 GB 的空间。它也显著更快，运行速度比同类模型快两倍以上，且体积缩小了 300 多倍。或许对工程界而言最重要的一点是，该模型是可解释的。由于它依赖于决策树及随后的简单线性方程，工程师可以追踪预测的路径：他们可以看到数据遵循了哪些规则，以及最终的计算是如何推导出来的。这与许多作为“黑盒”运作的现代机器学习工具形成了鲜明对比，后者只提供答案而不揭示背后的推理过程。

这项研究证实，这种混合方法为芯片设计中常用的沉重且不透明的模型提供了一个可行的替代方案。通过将问题分解为更小的、线性可预测的部分，该系统捕捉到了真实电路复杂的非线性行为，而无需庞大的神经网络。研究人员指出，该模型在某些电路上的表现异常出色，将特定设计的预测误差降低了多达 80%，这表明当新设计与用于训练的数据具有相似性时，该方法特别有效。虽然目前的工作侧重于特定的开源工具和技术节点，但这种轻量级、透明方法的成功，暗示了一条充满希望的前行之路。它表明，在芯片设计这个高风险的世界里，有时最有效的工具并非最复杂的工具，而是那些精确、快速且易于理解的工具。