Hybrid ML for Lightweight Pre-Route Delay Estimation in Open-Source IC Design

In der Welt der modernen Elektronik werden die winzigen Chips, die unsere Geräte antreiben, durch einen komplexen, iterativen Prozess entworfen. Ingenieure beginnen mit einem logischen Entwurf und transformieren diesen schrittweise in ein physisches Layout – eine Reise, die das Platzieren von Milliarden mikroskopischer Komponenten und deren Verbindung mit mikroskopischen Drähten beinhaltet. Ein entscheidender Kontrollpunkt auf dieser Reise ist eine Sicherheitsprüfung namens statische Zeitanalyse (Static Timing Analysis). Dieser Prozess stellt sicher, dass elektrische Signale schnell genug zwischen den Komponenten reisen, damit das Gerät korrekt funktioniert. Eine erhebliche Herausforderung entsteht jedoch bereits früh in der Designphase, noch bevor die Drähte vollständig gezeichnet sind. Zu diesem Zeitpunkt haben Ingenieure eine grobe Vorstellung davon, wo die Komponenten sitzen werden, aber es fehlen präzise Details über die Drähte, die sie verbinden werden. Ohne diese Details müssen herkömmliche Werkzeuge oft die Reisezeit der Signale erraten. Um auf Nummer sicher zu gehen, neigen diese Werkzeuge dazu, konservativ zu raten und anzunehmen, dass die Signale langsamer sein werden, als sie es wahrscheinlich sind. Diese Vorsicht verhindert zwar Fehler, führt aber oft zu einem Überdesign, bei dem Schaltkreise größer gestaltet werden und mehr Strom verbrauchen als nötig, nur um die Ungewissheit zu kompensieren.

Forscher der Universidad de Costa Rica haben eine neue Methode entwickelt, um dieses Ratespiel zu lösen, und bieten einen Weg, die Reisezeiten von Signalen mit wesentlich höherer Genauigkeit vorherzusagen, noch bevor die endgültige Verdrahtung abgeschlossen ist. Anstatt sich auf die konservativen Schätzungen von Standardsoftware oder auf massive, komplexe Computermodelle zu verlassen, die schwer zu verstehen sind, haben sie ein leichtgewichtiges Hybridsystem geschaffen. Dieses System kombiniert zwei einfache, gut verstandene mathematische Techniken: einen Entscheidungsbaum, der Daten basierend auf spezifischen Regeln in Gruppen sortiert, und die lineare Regression, die gerade Linienmuster innerhalb dieser Gruppen findet. Indem sie den Entscheidungsbaum nutzten, um die ungeordneten Echtzeitdaten in kleinere, besser handhabbare Stücke zu unterteilen, und dann eine einfache Formel zur Linienanpassung auf jedes Stück anwandten, bauten die Forscher ein Modell, das aus vergangenen Designs lernt, um zukünftige vorherzusagen. Ihr Ansatz ist nicht nur hochgradig genau, sondern auch transparent, was es Ingenieuren ermöglicht, genau nachzuvollziehen, warum eine Vorhersage getroffen wurde – ein Merkmal, das in komplexeren Systemen der künstlichen Intelligenz oft fehlt.

Das Team testete seine neue Methode mit dem Open-Source-Design-Tool OpenLane, das weit verbreitet unter Forschern und Hobbyisten zur Erstellung integrierter Schaltkreise eingesetzt wird. Sie speisten das Modell mit Daten aus verschiedenen Schaltungsdesigns, einschließlich Standard-Benchmarks und realen Beispielen, und lehrten es, wie Faktoren wie der Abstand zwischen Komponenten, die Größe der Gates und die Anzahl der Verbindungen die Signalgeschwindigkeit beeinflussen. Die Ergebnisse waren beeindruckend. Im Vergleich zu den Standard-Schätzungen des OpenLane-Tools reduzierte das neue Hybridmodell den Fehler bei den Verzögerungsvorhersagen um bis zu 80 Prozent. Selbst als das Modell um spezifische Details über das OpenLane-Tool bereinigt wurde, verbesserte es die Genauigkeit immer noch um 71 Prozent. In praktischer Hinsicht bedeutet dies, dass Designer ihren Schätzungen in der frühen Phase nun viel mehr vertrauen können, was potenziell dazu beiträgt, mehrere Runden kostspieliger Nachbesserungen im späteren Designprozess zu vermeiden.

Über die reine Genauigkeit hinaus hoben die Forscher die Effizienz und Klarheit ihrer Lösung hervor. Das von ihnen gebaute Modell ist unglaublich klein und belegt nur etwas mehr als 10 Megabyte Speicherplatz, während andere ähnliche Machine-Learning-Modelle in diesem Bereich mehrere Gigabyte erfordern können. Es ist zudem signifikant schneller, läuft mehr als doppelt so schnell wie vergleichbare Modelle, und ist in der Größe über 300 Mal kleiner. Vielleicht am wichtigsten für die Ingenieursgemeinschaft ist jedoch, dass das Modell erklärbar ist. Da es auf einem Entscheidungsbaum gefolgt von einfachen linearen Gleichungen basiert, kann ein Ingenieur den Pfad einer Vorhersage nachverfolgen: Er kann sehen, welchen Regeln die Daten gefolgt sind und wie die endgültige Berechnung abgeleitet wurde. Dies steht im Gegensatz zu vielen modernen Machine-Learning-Werkzeugen, die als „Black Boxes“ fungieren und Antworten liefern, ohne die zugrunde liegende Logik offenzulegen.

Die Studie bestätigt, dass dieser hybride Ansatz eine praktikable Alternative zu den schweren, undurchsichtigen Modellen darstellt, die oft im Chipdesign verwendet werden. Indem das System das Problem in kleinere, linear vorhersagbare Teile zerlegt, erfasst es die komplexen, nicht-linearen Verhaltensweisen realer Schaltkreise, ohne ein massives neuronales Netzwerk zu benötigen. Die Forscher stellten fest, dass das Modell bei bestimmten Schaltkreisen außergewöhnlich gut abschnitt und die Vorhersagefehler bei spezifischen Designs um bis zu 80 Prozent senkte, was darauf hindeutet, dass die Methode besonders effektiv ist, wenn die neuen Designs Ähnlichkeiten mit den für das Training verwendeten Daten aufweisen. Während sich die aktuelle Arbeit auf einen spezifischen Satz von Open-Source-Tools und Technologieknoten konzentrierte, deutet der Erfolg dieser leichtgewichtigen, transparenten Methode auf einen vielversprechenden Weg hin. Sie zeigt, dass in der hochriskanten Welt des Chipdesigns manchmal nicht die komplexesten Werkzeuge am effektivsten sind, sondern jene, die präzise, schnell und leicht verständlich sind.