Pre-Fabrication to Post-Deployment: A Unified ML-Driven Pipeline for IC Logic Locking
Questo articolo presenta una pipeline unificata in quattro fasi guidata dal machine learning che automatizza la selezione delle tecniche ottimali di logic locking, integra un meccanismo STREAMLOCK leggero e crittograficamente robusto con la Riconfigurazione Parziale Dinamica per gli aggiornamenti a runtime, e raggiunge un'efficienza hardware e una sicurezza superiori attraverso l'intero ciclo di vita della protezione dei circuiti integrati.
Articolo originale sotto licenza CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo
Nel mondo moderno, i chip che alimentano tutto, dagli smartphone ai dispositivi medici, sono raramente prodotti da una singola azienda in un unico luogo. Invece, la progettazione, la verifica e la produzione di questi circuiti integrati sono suddivise tra diversi team e fabbriche in tutto il mondo. Sebbene questa cooperazione globale abbia reso la tecnologia più economica e veloce da produrre, ha anche creato una pericolosa vulnerabilità. Fabbriche non attendibili o fornitori terzi potrebbero rubare la proprietà intellettuale, inserire hardware malevolo o sottoporre il design a reverse engineering per creare copie non autorizzate. Per impedire ciò, gli ingegneri utilizzano una tecnica chiamata "logic locking" (blocco logico). Immaginate un circuito come una macchina complessa; il blocco logico aggiunge una centrale telefonica segreta che impedisce alla macchina di funzionare a meno che non venga inserito il codice segreto corretto. Senza questo codice, la macchina appare intatta ma produce risultati privi di senso. Tuttavia, per anni, questa difesa ha presentato tre grandi difetti. Primo, scegliere il tipo di blocco giusto per un chip specifico è stato un processo manuale, basato sulle supposizioni. Secondo, una volta costruito il chip, il blocco è statico e immutabile, rendendolo vulnerabile agli attaccanti che lo studiano nel tempo. Terzo, non c'è stato un buon modo per aggiornare la sicurezza dopo che il chip è già stato distribuito sul campo.
Un team di ricercatori dell'Università della Carolina del Nord a Charlotte ha costruito un nuovo sistema per risolvere tutti e tre i problemi contemporaneamente. Hanno creato una pipeline unificata che utilizza l'apprendimento automatico per progettare, costruire e mantenere in modo automatico chip sicuri, dal pavimento della fabbrica all'utente finale. Il processo inizia con un programma informatico che agisce come un architetto esperto. Esamina il progetto grezzo di un circuito e, utilizzando un modello di intelligenza artificiale addestrato, prevede quale di cinque diverse strategie di blocco funzionerà meglio per quel design specifico. Questo elimina la necessità per gli ingegneri umani di decidere manualmente un metodo di sicurezza, garantendo che lo strumento giusto sia utilizzato per il compito richiesto ogni volta.
Una volta scelta la strategia migliore, il sistema costruisce il blocco. Per molti circuiti standard, utilizza un metodo che inserisce porte segrete nei punti più critici per massimizzare la confusione per un attaccante. Per i circuiti che necessitano di una protezione più forte, il sistema impiega un nuovo motore di sicurezza leggero chiamato STREAMLOCK. A differenza dei blocchi tradizionali che utilizzano un codice segreto singolo e immutabile, STREAMLOCK genera un flusso costante di numeri casuali. Questo flusso viene mescolato nella logica del circuito, il che significa che la relazione tra l'input e l'output non è mai la stessa due volte. Questo comportamento dinamico sconfigge gli attaccanti che cercano di studiare il comportamento fisso del chip per violare il codice. I ricercatori hanno testato questo nuovo motore su una varietà di circuiti benchmark standard e hanno confermato che funziona perfettamente quando viene applicato il segreto corretto, mentre rimescola completamente l'output quando viene utilizzato il codice errato.
I ricercatori hanno anche confrontato questo nuovo approccio con i metodi più vecchi e con l'uso di uno standard di crittografia pesante noto come AES, che è spesso usato per i dati ad alta sicurezza ma è molto costoso in termini di spazio sul chip e potenza. I loro test hanno dimostrato che il nuovo metodo STREAMLOCK offre una sicurezza molto più forte rispetto ai vecchi blocchi statici, ma utilizza fino a nove volte meno spazio e venti volte meno potenza rispetto al metodo AES pesante. Questo lo colloca in un punto ideale: è molto più sicuro dei vecchi modi, ma molto più efficiente delle alternative pesanti.
L'ultimo pezzo del puzzle affronta il problema dei chip che sono già in uso. Anche un blocco forte può essere eventualmente violato se non cambia mai. Per risolvere questo, il team ha integrato una funzione chiamata riconfigurazione parziale dinamica. Ciò consente di aggiornare le impostazioni di sicurezza del chip mentre è in funzione, senza interrompere il sistema. È simile a cambiare la combinazione di una cassaforte mentre la cassaforte è ancora chiusa e in uso, invece di dover rompere la cassaforte per resettarla. I ricercatori hanno scoperto che aggiungere questa capacità di aggiornare la sicurezza "al volo" non aggiunge quasi alcun costo extra alle dimensioni o al consumo di energia del chip. Combinando la selezione automatica del design, un potente nuovo motore di crittografia e la capacità di aggiornare la sicurezza in tempo reale, questa pipeline offre una soluzione completa e automatizzata per proteggere l'hardware durante tutto il suo ciclo di vita, dal momento in cui viene progettato fino al giorno in cui viene finalmente ritirato.
Sommerso dagli articoli nel tuo campo?
Ricevi digest giornalieri degli articoli più recenti corrispondenti alle tue parole chiave di ricerca — con riassunti tecnici, nella tua lingua.