⚡ electrical engineering

Real-Time TRNG Health Monitoring with Higher-Order Proportion Testing and Rotating Pattern Detection at 500 MHz on FPGA

Questo articolo presenta un'architettura di monitoraggio della salute per TRNG basata su FPGA a 500 MHz e completamente pipelined che raggiunge lo streaming in tempo reale introducendo un nuovo Higher-Order Adaptive Proportion Test per la rilevazione delle dipendenze multi-bit e un Rotating Pattern Detector efficiente dal punto di vista delle risorse, che collettivamente formano un sistema di difesa a tre livelli completo conforme agli standard NIST SP 800-90B.

Autori originali: Abbas Fadavi

Pubblicato 2026-07-01

📖 5 min di lettura🧠 Approfondimento

CC BY 4.0

Autori originali: Abbas Fadavi

Articolo originale sotto licenza CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo

Immagina di gestire un casinò ad alta posta in gioco. Lo strumento più importante del tuo casinò è una macchina che genera numeri veramente casuali (come lanciare i dadi) per decidere chi vince. Se questa macchina inizia a imbrogliare, a bloccarsi o a essere manomessa da un hacker, l'intero casinò è nei guai.

Questo articolo presenta un guardia giurata super-veloce, attivo 24 ore su 24, 7 giorni su 7 per quella macchina, costruito specificamente per un tipo di chip chiamato FPGA. Ecco come funziona, spiegato in modo semplice:

Il Problema: La Macchina Può Ammalarsi

Anche i migliori generatori di numeri casuali possono "ammalarsi" nel tempo.

Invecchiamento: I componenti vecchi potrebbero iniziare a comportarsi in modo strano.
Ambiente: Il calore o le variazioni di tensione possono compromettere la casualità.
Hacking: Un malintenzionato potrebbe tentare di costringere la macchina a produrre un modello prevedibile (come 01010101...) in modo da poter indovinare il numero successivo.

I controlli di sicurezza standard (chiamati test NIST) sono come un controllo medico di base. Cercano problemi ovvi, come se la macchina fosse bloccata sul numero "1" o "0" troppo spesso. Ma perdono trucchi sottili, come se la macchina stesse alternando perfettamente 0 e 1 (il che sembra casuale per un controllo di base, ma è in realtà prevedibile).

La Soluzione: Una Squadra di Sicurezza a 3 Livelli

L'autore, Abbas Fadavi, ha costruito un nuovo sistema di sicurezza che gira a 500 MHz. Per dare un termine di paragone, questo sistema controlla i numeri casuali 500 milioni di volte al secondo. Non ferma la macchina per controllare; osserva ogni singolo bit mentre vola via, come una telecamera ad alta velocità.

Il sistema utilizza 8 test diversi organizzati in tre livelli di difesa:

Livello 1: Il Rilevatore di "Urla" (Guasti Immediati)

Il Test: Test di Conteggio della Ripetizione (RCT).
L'Analogia: Immagina una guardia che osserva un nastro trasportatore. Se lo stesso pacco appare 21 volte di seguito, la guardia urla "STOP!" immediatamente.
Cosa cattura: Se la macchina si rompe completamente e produce lo stesso numero per sempre, questo lo cattura in una frazione di secondo.

Livello 2: Il "Detective Statistico" (Modelli Nascosti)

È qui che l'articolo introduce le sue due più grandi innovazioni. Le guardie standard guardano solo singoli numeri. Questo team guarda gruppi di numeri.

Innovazione 1: Test di Proporzione di Ordine Superiore (HO-APT)
- L'Analogia: Una guardia standard controlla se hai troppi "Teste" o "Croce" in un lancio di moneta. Ma cosa succede se le monete sono truccate per cadere sempre "Testa, Croce, Testa, Croce"? Una guardia standard vede il 50% di Teste e il 50% di Croci e dice: "Tutto bene!".
- La Soluzione: Questa nuova guardia osserva le coppie (Testa-Croce) e i triplette (Testa-Croce-Testa). Se la macchina è bloccata in un ciclo, questa guardia individua il gruppo che si ripete e suona il campanello, anche se i singoli numeri sembrano corretti.
Innovazione 2: Il Rilevatore di Modelli Rotanti
- L'Analogia: Immagina una telecamera di sicurezza che può guardare solo un tipo specifico di ladro (ad esempio, un uomo con un cappello rosso). Un ladro intelligente potrebbe semplicemente indossare un cappello blu e passare indisturbato.
- La Soluzione: Questa nuova telecamera è uno scanner "rotante". Cicla rapidamente attraverso ogni possibile modello che un ladro potrebbe indossare (65.536 diverse combinazioni per i modelli a 16 bit). Passa una frazione infinitesimale di secondo a controllare il "cappello rosso", poi il "cappello blu", poi il "cappello verde", e così via.
- Il Risultato: In circa 67 millisecondi, ha controllato ogni singolo modello possibile. Qualunque strano schema un hacker provi a iniettare, questo scanner prima o poi lo catturerà.

Livello 3: Il "Monitor della Salute" (Bias e Correlazione)

I Test: Stimatore di Bias (Distorsione) e Stimatore di Correlazione.
L'Analogia: Questi sono come controllare se la moneta è truccata (bias) o se il risultato di un lancio influenza il successivo (correlazione). Assicurano che i numeri non pendano troppo verso lo "0" o l' "1" e che il passato non predica il futuro.

I Risultoli: Rapido ed Efficiente

L'autore ha costruito questo sistema su un chip Xilinx FPGA.

Velocità: Gira a 500 MHz (controllando 500 milioni di bit al secondo).
Dimensioni: È sorprendentemente piccolo, utilizzando pochissime risorse del chip (come una piccola cabina di sicurezza piuttosto che un intero edificio).
Potenza: Consuma pochissima elettricità (circa 768 milliwatt).

Il Punto Fondamentale

Questo articolo presenta un sistema di "difesa a tre livelli" che è molto più intelligente degli standard attuali.

Cattura i crash immediati istantaneamente.
Cattura i cicli nascosti guardando gruppi di numeri, non solo singoli numeri.
Cattura gli hacker subdoli ruotando attraverso ogni possibile modello che potrebbero usare.

L'autore afferma che questo è il primo sistema in grado di fare tutto questo simultaneamente a una velocità così elevata (500 MHz) senza interrompere il flusso di dati, rendendolo uno scudo robusto per i sistemi crittografici che hanno bisogno di vera casualità per rimanere sicuri.

Sintesi Tecnica: Monitoraggio in Tempo Reale della Salute di un TRNG con Test di Proporzione di Ordine Superiore e Rilevamento di Pattern Rotanti a 500 MHz su FPGA

Problematica
I generatori di numeri pseudo-casuali veri (TRNG) sono fondamentali per la sicurezza crittografica, tuttavia la loro qualità statistica è suscettibile di degradazione a causa di fattori ambientali (temperatura, tensione), invecchiamento dei componenti e interferenze avversarie. Sebbene lo standard NIST SP 800-90B imponga test specifici di monitoraggio della salute (Repetition Count Test e Adaptive Proportion Test), le soluzioni esistenti spesso non riescono ad affrontare debolezze statistiche complesse, come le dipendenze inter-bit e i pattern strutturali ripetitivi. Inoltre, le attuali implementazioni hardware faticano a eseguire un monitoraggio completo e in tempo reale su frequenze di clock elevate (ad esempio, 500 MHz) senza un significativo buffering dei dati o un eccessivo overhead di risorse.

Metodologia
Il documento propone un'architettura di monitoraggio della salute completamente pipelined e in streaming, implementata su un FPGA (Xilinx xcku060) operante a un periodo di clock di 2 ns (500 MHz). Il sistema elabora i bit in uscita dal TRNG in tempo reale, con tutti gli otto test che operano in parallelo su un singolo flusso di bit per ciclo. L'architettura è organizzata in tre strati difensivi:

Strato di Rilevamento Guasti Immediato:
- Repetition Count Test (RCT): Un contatore sequenziale traccia le ripetizioni consecutive dello stesso bit. Se il conteggio supera una soglia ( $C_{RCT} = 21$ ), viene immediatamente dichiarato un guasto. Questo fornisce la risposta più rapida ai guasti catastrofici della sorgente di entropia.
Strato di Distribuzione Statistica:
- Higher-Order Adaptive Proportion Test (HO-APT): Questa è una nuova estensione del normale APT di NIST. Mentre l'APT standard analizza le distribuzioni di singoli bit all'interno di una finestra scorrevole ( $W=512$ $W = 512$ ), l'HO-APT generalizza questo concetto a tuple di $k$ $k$ -bit. L'implementazione include:
  - APT-1: Analisi di tuple a 1 bit (conforme a NIST).
  - APT-2: Analisi di tuple a 2 bit (spazio campionario: 00, 01, 10, 11).
  - APT-3: Analisi di tuple a 3 bit (spazio campionario: 000 a 111).
    Questi test rilevano le dipendenze inter-bit (ad esempio, pattern alternati 010101) che appaiono uniformi ai test a singolo bit ma indicano una debolezza strutturale.
- Estimatore di Bias: Calcola la media dei bit in uscita su una finestra scorrevole per rilevare deviazioni da una probabilità di 0,5.
- Estimatore di Correlazione: Conta le occorrenze in cui i bit consecutivi sono identici ( $b_i = b_{i+1}$ ) per rilevare dipendenze lineari di primo ordine.
Strato di Pattern Strutturale:
- Rilevatore di Pattern: Un modulo statico che utilizza un registro di scorrimento per confrontare i bit in entrata con pattern predefiniti ad alto rischio (ad esempio, lunghe sequenze di 0 o 1, sequenze alternate).
- Rilevatore di Pattern Rotante: Un meccanismo innovativo a multiplexing temporale che scansiona l'intero spazio di pattern di $L$ -bit (nello specifico $L=16$ , coprendo $2^{16} = 65.536$ pattern). Invece di controllare tutti i pattern simultaneamente, ruota attraverso di essi nel tempo. Con una finestra di 512 campioni per pattern, la copertura completa dello spazio a 16 bit viene raggiunta in circa 67 millisecondi.

Contributi Chiave
Il documento identifica due contributi tecnici primari:

Famiglia HO-APT: La generalizzazione dell'Adaptive Proportion Test a tuple multi-bit (APT-2 e APT-3), consentendo il rilevamento di dipendenze inter-bit non lineari invisibili ai test NIST standard.
Rilevatore di Pattern Rotante: Un'architettura a multiplexing temporale efficiente dal punto di vista delle risorse che raggiunge una copertura strutturale completa di uno spazio di pattern a 16 bit in un ambiente di streaming, affrontando il limite dei rilevatori di pattern statici che possono essere aggirati da pattern anomali non mirati.

Risultati di Implementazione
L'architettura è stata sintetizzata e implementata su un FPGA Xilinx xcku060:

Timing: Il design raggiunge la chiusura del timing a 500 MHz con un worst-case negative slack (WNS) di 0,9 ns. Il percorso critico si trova all'interno del Rilevatore di Pattern Rotante.
Utilizzo delle Risorse: Il design consuma risorse modeste, per un totale di 98 Look-Up Tables (LUT) e 340 Registri. I moduli HO-APT e il Rilevatore di Pattern Rotante sono i principali consumatori di logica.
Potenza: L'analisi post-implementazione indica un consumo totale di potenza di 768 mW (141 mW dinamica, 627 mW statica) a 500 MHz.
Latenza: La latenza di rilevamento varia a seconda del test. L'RCT e il Rilevatore di Pattern statico offrono la latenza più bassa (immediata o 32 ns). Il Rilevatore di Pattern Rotante ha la latenza più alta (~67 ms) per design, scambiando la velocità con una copertura esaustiva.

Significatività e Rivendicazioni
Gli autori affermano che questo lavoro fornisce un "superinsieme stretto" dei requisiti NIST SP 800-90B, offrendo una strategia di difesa a tre strati che copre guasti immediati, anomalie della distribuzione statistica e pattern strutturali. La significatività risiede nella capacità di eseguire un monitoraggio completo e in tempo reale a 500 MHz senza buffering dei dati, una capacità assente negli esistenti monitor in streaming.

Il documento asserisce che l'architettura proposta aumenta la resilienza del sistema contro:

Attacchi side-channel che causano un graduale drift del bias.
Iniezioni di guasti periodici che introducono pattern identificabili.
Degradazione graduale dei componenti che porta alla riduzione dell'entropia.

Gli autori riconoscono i limiti, specificamente il tempo di copertura di circa 67 ms per il Rilevatore di Pattern Rotante (che potrebbe essere troppo lento per alcune applicazioni in tempo reale) e l'uso di soglie fisse invece di soglie adattive. Suggeriscono che il lavoro futuro potrebbe includere la parallelizzazione dei Rilevatori di Pattern Rotanti per ridurre il tempo di copertura o l'implementazione di aggiustamenti dinamici delle soglie.