⚡ electrical engineering

Real-Time TRNG Health Monitoring with Higher-Order Proportion Testing and Rotating Pattern Detection at 500 MHz on FPGA

本論文は、マルチビットの依存関係検出のための新規な高次適応比率テストと、リソース効率の高い回転パターン検出器を導入することでリアルタイム・ストリーミングを実現した、500 MHzのFPGAベースの完全パイプライン化されたTRNGヘルスモニタリング・アーキテクチャを提案するものであり、これらは総じてNIST SP 800-90B規格に準拠した包括的な3層防御システムを構成している。

原著者： Abbas Fadavi

公開日 2026-07-01

📖 1 分で読めます☕ さくっと読める

CC BY 4.0

原著者： Abbas Fadavi

原論文は CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/) でライセンスされています。 ✨ これは以下の論文のAI生成解説です。著者が執筆または承認したものではありません。技術的な正確性については原論文を参照してください。免責事項の全文を読む

あなたは、高額な賭けが行われるカジノを運営していると想像してください。あなたのカジノで最も重要な道具は、誰が勝つかを決めるために（サイコロを振るように）真の乱数を生成するマシンです。もしこのマシンが不正をしたり、停止したり、あるいはハッカーによって改ざんされたりすれば、カジノ全体が危機に陥ります。

この論文は、そのマシンのための超高速・24時間体制のセキュリティガードを紹介しています。これは、FPGAと呼ばれる種類のコンピュータチップ専用に構築されたものです。仕組みを簡単に説明します。

問題点：マシンが「病気になる」ことがある

最高の乱数生成器であっても、時間の経過とともに「病気になる」ことがあります。

経年劣化： 古い部品が変な動きを始めることがあります。
環境： 熱や電圧の変化がランダム性を損なうことがあります。
ハッキング： 悪意のある者が、マシンに予測可能なパターン（例：01010101...）を出力させ、次の数字を予測できるように仕向けるかもしれません。

標準的なセキュリティチェック（NISTテストと呼ばれます）は、基本的な健康診断のようなものです。これらは、「1」または「0」が多すぎるといった明らかな問題は見つけます。しかし、より巧妙なトリックを見逃してしまいます。例えば、マシンが0と1の間を完璧に交互に繰り返している場合です。これは基本的なチェックではランダムに見えますが、実際には予測可能です。

解決策：3層のセキュリティチーム

著者であるAbbas Fadavi氏は、500 MHzで動作する新しいセキュリティシステムを構築しました。これを分かりやすく言うと、このシステムは1秒間に5億回、乱数をチェックしています。このシステムは、チェックのためにマシンを停止させることはありません。まるで高速カメラのように、ビットが通り過ぎるたびにすべてのビットを監視します。

このシステムは、3層の防御構造を持つ8種類のテストを使用しています。

第1層：「叫び声」検知器（即時的な故障）

テスト： 反復カウントテスト (Repetition Count Test: RCT)。
比喩： ベルトコンベアを見守るガードマンを想像してください。もし同じ箱が21回連続で現れたら、ガードマンはすぐに「ストップ！」と叫びます。
検知するもの： マシンが完全に壊れて、同じ数字を永遠に出力し続けている場合、これを瞬時に察知します。

第2層：「統計的探偵」（隠れたパターン）

ここが、この論文が導入した2つの最大の革新部分です。標準的なガードマンは単一の数字しか見ませんが、このチームは数字のグループを見ます。

革新 1：高次比例テスト (Higher-Order Proportion Testing: HO-APT)
- 比喩： 標準的なガードマンは、コイン投げで「表」や「裏」が多すぎないかをチェックします。しかし、もしコインが常に「表、裏、表、裏」となるように仕組まれていたらどうでしょう？標準的なガードマンは、表が50%、裏が50%であることを見て、「問題なし！」と言ってしまいます。
- 修正策： この新しいガードマンは、ペア（表・裏）やトリプレット（表・裏・表）をチェックします。マシンがループに陥っている場合、このガードマンは単一の数字は正常に見えても、繰り返されるグループを特定して笛を鳴らします。
革新 2：回転パターン検知器 (Rotating Pattern Detector)
- 比喩： 特定のタイプの泥棒（例：赤い帽子を被った男）しか見ることができないセキュリティカメラを想像してください。賢い泥棒は、青い帽子を被って通り過ぎるでしょう。
- 修正策： この新しいカメラは「回転型」のスキャナーです。あらゆる可能なパターン（16ビットのパターンにおける65,536通りの組み合わせ）を素早く切り替えてスキャンします。「赤い帽子」をチェックした直後に「青い帽子」、「緑の帽子」というように、ごくわずかな時間で次々とチェックしていきます。
- 結果： 約67ミリ秒以内に、あらゆる可能なパターンをチェックし終えます。ハッカーがどのような奇妙なパターンを注入しようとも、このスキャナーはいずれ必ずそれを捉えます。

第3層：「ヘルスモニター」（バイアスと相関）

テスト： バイアス推定器 (Bias Estimator) と相関推定器 (Correlation Estimator)。
比喩： これらは、コインに重みがあるか（バイアス）、あるいは一つの結果が次の結果に影響を与えているか（相関）を確認するものです。数字が「0」または「1」に偏っていないか、そして過去が未来を予測することはないかを保証します。

結果：高速かつ効率的

著者は、このシステムをXilinx FPGAチップ上に構築しました。

速度： 500 MHzで動作（毎秒5億ビットをチェック）。
サイズ： 驚くほど小さく、チップのリソース（メモリや回路など）をほとんど消費しません（大きな建物ではなく、小さな警備員室のようなものです）。
電力： 消費電力は非常に少なく（約768ミリワット）、非常に効率的です。

まとめ

この論文は、現在の標準よりもはるかにスマートな「3層防御」システムを提示しています。

即時の故障を瞬時に捉えます。
単一の数字ではなく、数字のグループを見ることで、隠れたループを捉えます。
ハッカーが使用するあらゆるパターンを回転しながらチェックすることで、巧妙なハッカーを捉えます。

著者は、データストリームを止めることなく、これらすべてを500 MHzという高速で同時に実行できるのはこのシステムが初めてであると主張しています。これにより、真のランダム性を維持する必要がある暗号システムのための、堅牢な盾となります。

技術要約：FPGA上での500 MHz動作における高次比例テストおよび回転パターン検出を用いたリアルタイムTRNGヘルスモニタリング

問題提起
真の乱数生成器（TRNG）は暗号学的セキュリティの基礎であるが、その統計的品質は、環境要因（温度、電圧）、コンポーネントの経年劣化、および敵対的な干渉に対して脆弱である。NIST SP 800-90B規格は、特定のヘルスモニタリングテスト（反復カウントテストおよび適応比例テスト）を義務付けているが、既存のソリューションは、ビット間の依存関係や反復的な構造パターンといった複雑な統計的弱性を解決できないことが多い。さらに、現在のハードウェア実装は、大幅なデータバッファリングやリソースオーバーヘッドなしに、高クロック周波数（例：500 MHz）で包括的なリアルタイム・ストリーミング・モニタリングを実行することに苦慮している。

手法
本論文では、Xilinx xcku060 FPGA上で、2 nsのクロック周期（500 MHz）で動作する、完全にパイプライン化されたストリーミング・ヘルスモニタリング・アーキテクチャを提案する。システムは、1サイクルあたり1つのビットストリームに対して全8つのテストを並列に実行しながら、TRNG出力ビットをリアルタイムで処理する。アーキテクチャは、以下の3つの防御層で構成されている：

即時故障検出層：
- 反復カウントテスト (RCT): 連続する同一ビットを追跡するシーケンシャルカウンタ。カウントが閾値（ $C_{RCT} = 21$ ）を超えると、失敗が即座に宣言される。これは、破滅的なエントロピー源の故障に対する最速の応答を提供する。
統計分布層：
- 高次適応比例テスト (HO-APT): 標準的なNIST APTの新規な拡張である。標準的なAPTはスライディングウィンドウ（ $W=512$ $W = 512$ ）内で単一ビットの分布を分析するが、HO-APTはこれを $k$ $k$ ビットのタプルへと一般化する。実装には以下が含まれる：
  - APT-1: 標準的な1ビット・タプル分析（NIST準拠）。
  - APT-2: 2ビット・タプル分析（サンプル空間：00, 01, 10, 11）。
  - APT-3: 3ビット・タプル分析（サンプル空間：000 から 111）。
    これらのテストは、単一ビットのテストでは一様に見えるものの、構造的な弱さを示すビット間の依存関係（例：010101のような交互のパターン）を検出する。
- バイアス推定器: スライディングウィンドウにおける出力ビットの平均を計算し、0.5の確率からの偏差を検出する。
- 相関推定器: 連続するビットが同一である箇所（ $b_i = b_{i+1}$ ）をカウントし、一次線形依存性を検出する。
構造パターン層：
- パターン検出器: シフトレジスタを使用して、入力ビットを定義済みの高リスクパターン（例：長い0または1のラン、交互のシーケンス）と比較する静的モジュール。
- 回転パターン検出器: $L$ ビットのパターン空間全体（具体的には $L=16$ 、カバー範囲 $2^{16} = 65,536$ パターン）をスキャンする、新規な時分割多重化メカニズム。すべてのパターンを同時にチェックするのではなく、時間をかけてパターンを回転させる。1パターンあたり512サンプルというウィンドウを用いることで、16ビットのパターン空間の完全なカバレッジを約67ミリ秒で達成する。

主な貢献
本論文は、主に2つの技術的貢献を特定している：

HO-APTファミリー: 適応比例テストをマルチビット・タプル（APT-2およびAPT-3）へと一般化し、標準的なNISTテストでは不可視な非線形なビット間依存性の検出を可能にしたこと。
回転パターン検出器: リソース効率の高い時分割多 multiplexed アーキテクチャにより、ストリーミング環境下で16ビットのパターン空間の完全な構造的カバレッジを実現したこと。これは、ターゲット外の異常なパターンによって回避される可能性がある静的パターン検出器の限界に対処している。

実装結果
アーキテクチャは、Xilinx xcku060 FPGA上で合成および実装された：

タイミング: 本設計は、最悪の負のスラック（WNS）0.9 nsで500 MHzでのタイミング収束を達成している。クリティカルパスは回転パターン検出器内にある。
リソース利用率: 設計は控えめなリソースを消費し、合計98個のルックアップテーブル（LUT）と340個のレジスタを使用する。HO-APTモジュールと回転パターン検出器が主な論理リソースの消費源である。
電力: 実装後の解析により、500 MHzにおいて総消費電力が768 mW（動的電力141 mW、静的電力627 mW）であることが示された。
レイテンシ: 検出レイテンシはテストによって異なる。RCTと静的パターン検出器は最も低いレイテンシ（即時から32 ns）を提供する。回転パターン検出器は、設計上の理由により最も高いレイテンシ（約67 ms）を持つが、これは速度を網羅性とトレードオフとしたものである。

意義と主張
著者らは、本研究がNIST SP 800-90Bの要件の「厳密な超集合」を提供し、即時故障、統計的分布の異常、および構造的パターンをカバーする3層の防御戦略を提供すると主張している。その意義は、データバッファリングなしに500 MHzで包括的なリアルタイム・モニタリングを実行できる能力にあり、これは既存のストリーミング・モニターには欠けている能力である。

本論文は、提案されたアーキテクチャが以下の耐性を高めることを断言している：

緩やかなバイアスドリフトを引き起こすサイドチャネル攻撃。
特定のパターンを導入する周期的なフォールト注入。
エントロピー減少を招くコンポーネントの漸進的な劣化。

著者らは、制限事項として、回転パターン検出器の約67 msのカバレッジ時間（一部のリアルタイムアプリケーションには遅すぎる可能性があること）および、適応的な閾値ではなく固定された閾値を使用していることを認めている。彼らは、将来の研究として、回転パターン検出器の並列化によるカバレッジ時間の短縮、あるいは動的な閾値調整の実装を提案している。