技術サマリー：Loaded Dice：スケーラブルな確率的 RowHammer 防御のための非選択問題の解決

1. 問題定義

DRAM 行の繰り返し活性化が隣接する被害行でビット反転を引き起こす RowHammer 脆弱性は、DRAM 技術のスケールに伴い、ますます深刻化しています。反転を引き起こすために必要な最小活性化回数（RowHammer 閾値、$T_{RH}$）は、特に両面攻撃（$T_{RH-D}$）において著しく低下しています。

既存の緩和策は、セキュリティ、パフォーマンス、面積オーバーヘッドの間でトレードオフに直面しています。

• 行ごとの活性化カウント（PRAC）： DDR5 で標準化されている PRAC は、行ごとのカウンタを使用して活性化を正確に追跡します。しかし、読み書き操作を介してすべての活性化でこれらのカウンタを更新することは、DRAM タイミングパラメータ（例：$t_{RP}$および$t_{RC}$）を大幅に増加させ、結果として顕著なパフォーマンス低下（例：平均約 14% のスローダウン）と、カウンタセルに起因する顕著な面積オーバーヘッドをもたらします。
• 確率的緩和策（例：MINT）： これらの方式は、周期的なウィンドウ内で緩和対象の行をランダムに選択することで、行ごとのカウンタを回避します。高い閾値（$T_{RH-D} \ge 1000$）では効果的ですが、低い閾値では非選択問題に苦しみます。頻繁にハンマー攻撃を受ける行がランダムサンプリングによって繰り返し見逃されないようにするため、これらの方式は静的に緩和率を高める（Refresh Management コマンド、RFM をより頻繁に発行する）必要があります。この固定レートスケーリングは、実効メモリ帯域幅を減少させ、攻撃が存在しない場合でも（例：$T_{RH-D}=250$で 17.5%）顕著なスローダウンを引き起こします。

核心的な課題は、均一に緩和頻度を増加させることなく低い$T_{RH-D}$にスケールする緩和策を設計することであり、これにより悪意のないワークロードのパフォーマンスを維持しつつセキュリティを保持することです。

2. 手法：PrISM

著者は、非選択問題に対処するために緩和ウィンドウ間でサンプリングされた行アドレスを相関させる、スケーラブルな DRAM 内防御であるPrISM（確率的交差ベースサンプリング緩和）を提案します。

中核メカニズム

PrISM は固定サイズの緩和ウィンドウ上で動作しますが、時間の経過に伴う行アクティビティを追跡するために**サンプリング履歴キュー（SHQ）**を利用します。

1. サンプリング： 各ウィンドウにおいて、PrISM は$W$個の総スロットから$R$個の活性化スロットをランダムにサンプリングします。
2. 交差検出： 行がサンプリングされたとき、PrISM はそれが、直前の$L$個のウィンドウ（ルックバックウィンドウ）からサンプリングされたが未緩和の行を格納する SHQ のエントリと一致するかを確認します。
3. 緩和リクエスト：
   • デフォルト緩和： 交差しないサンプリングされた行の 1 つが、そのウィンドウのデフォルト緩和候補として選択されます。
   • 追加緩和： サンプリングされた行が SHQ のエントリと一致する場合（「交差」）、それは持続的なアクティビティを示します。PrISM はこの行を**保留緩和キュー（PMQ）**にエンキューし、既存の JEDEC **アラートバックオフ（ABO）*プロトコルを介して追加の*緩和を要求します。
4. サービス： PMQ はサービス待ちの行をバッファリングします。行はデフォルトの機会（ターゲット行リフレッシュまたは能動的 RFM）中に緩和されます。PMQ が満杯になるか、行の活性化カウントが遅延閾値（$T_{PMQ}$）を超えると、PrISM は即座の RFM をトリガーするアラートをアサートします。

主要な設計特徴

• 行ごとのカウンタなし： PrISM はすべての行のカウンタを維持しないことで、PRAC の面積およびタイミングオーバーヘッドを回避します。
• 動的緩和レート： $T_{RH-D}$が低下するにつれて緩和率をグローバルに増加させる MINT と異なり、PrISM はデフォルトの緩和率を低く保ちます。持続的なアクティビティ（交差）が検出された場合のみ、緩和頻度を増加させます。
• JEDEC 互換性： PrISM は既存の ABO プロトコルを再利用し、DRAM アレイやインターフェースに変更を必要としません。
• アドレスマッピング： 超低閾値（$T_{RH-D} \le 250$）の場合、PrISM は高い空間的局所性を持つ悪意のないワークロードが誤った交差をトリガーするのを防ぐために、ランダム化されたアドレスマッピングを採用します。

3. 主要な貢献

• 非選択問題の特定： 固定レートの確率的防御が低い閾値で失敗する統計的障壁を特定し、均一なレートスケーリングに依存しない新しいアプローチを必要としています。
• PrISM の設計： SHQ を使用してウィンドウ間でサンプリングされた行を相関させる、新しい交差ベースの緩和策。これにより、持続的なアグレッサに対してのみターゲットを絞った追加緩和を可能にします。
• セキュリティ分析： 著者は、ウィンドウサイズ（$W$）、サンプリングスロット（$R$）、およびルックバックウィンドウ（$L$）のさまざまな構成に対する最小サポート$T_{RH-D}$を決定するために、最悪ケースの「Circular-X-Rows」攻撃をモデル化しました。
• 包括的な評価： 57 のワークロード、$T_{RH-D}$、メモリ強度、およびシステム構成を変化させて、PRAC（具体的には QPRAC）および MINT に対する PrISM を評価しました。

4. 結果

8 コア OoO プロセッサおよび DDR5-8000B を用いた Ramulator2 DRAM シミュレータを用いて行われた評価は、以下のことを示しています。

• パフォーマンスオーバーヘッド：
  • $T_{RH-D} = 500$において、PrISM は無視できる0.2%の平均スローダウンしか発生させず、PRAC の14%、MINT の**7.1%**と比較して優れています。
  • 超低閾値$T_{RH-D} = 250$において、PrISM は**1.5%の平均スローダウンを達成します。対照的に、MINT は10.7%**のスローダウンを被り、PRAC は約 14% のままです。
  • 高メモリ強度のワークロードにおいて、PrISM はスローダウンを 17.5%（$T_{RH-D}=250$における MINT）から 2.5% に削減します。
• ストレージオーバーヘッド：
  • PrISM は$T_{RH-D}=500$においてバンクあたりわずか625Bの SRAM を必要とします。
  • これは同じ閾値における Mithril の 20 倍、ProTRR の 170 倍小さいです。$T_{RH-D}=250$であっても、PrISM のストレージは、安全なカウンタベースの防御よりも 1〜2 桁小さいです。
• 電力オーバーヘッド：
  • 電力オーバーヘッドは最小限で、SRAM 構造と小さな TRNG に起因し、総 DRAM チップ電力の約**0.6% から 1.0%**と推定されます。
• セキュリティ：
  • PrISM は、バンクあたりの目標平均故障間隔（MTTF）を 10,000 年として、$T_{RH-D}$を 250 までサポートします。
  • システムはサービス拒否（DoS）攻撃に対して堅牢です。攻撃者は最悪ケースのスローダウン（$T_{RH-D}=250$で最大 2.31 倍）を強制できますが、これは既存のメモリパフォーマンス攻撃と同程度です。

5. 意義と主張

この論文は、PrISM が確率的方式のスケーラビリティ制限を解決しつつ、決定論的カウンタベースのアプローチの高いコストを被ることなく、RowHammer 防御における重要な進歩であると主張しています。

• スケーラビリティ： PrISM は、必要に応じて動的に緩和を増加させることで、低い$T_{RH-D}$（250 まで）に成功裏にスケールし、以前の確率的手法の「固定レートスケーリング」ペナルティを回避します。
• 実用性： 既存の ABO プロトコルを再利用し、DRAM アレイの変更を必要としないため、PrISM は高いオーバーヘッドにより PRAC の採用が不透明な近未来の DDR5 システムに対する実用的な解決策として提示されています。
• 効率性： 無視できるパフォーマンススローダウン、最小限のストレージ要件、および低消費電力の組み合わせは、PrISM を、特に高性能でメモリ集約的なワークロードにおいて、PRAC および MINT などの既存の確率的防御に対する優れた代替案として位置づけます。

著者は、PrISM が現在のおよび将来の DRAM 技術における商業展開の viability を持つ、パフォーマンスおよび面積特性を備えた安全な RowHammer 保護を提供すると結論付けています。