PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation

기술 요약: PANDA – LLM 기반의 성능 중심 아날로그 설계 프레임워크

문제 정의
전통적인 아날로그 및 혼성 신호(AMS) 설계 자동화는 토폴로지 합성, 트랜지스터 크기 결정(sizing), 레이아웃 생성에 걸쳐 수동 개입에 크게 의존하며 파편화된 상태로 남아 있다. 기존 방식은 다음과 같은 세 가지 주요 한계점을 갖는다:

1. 의도 인지 능력 부족: 기존 알고리즘은 높은 수준의 설계 의도를 이해하지 못한 채 비효율적이고 방향성 없는 탐색을 수행하는 경우가 많으며, 이로 인해 최적의 설계 영역을 놓치기 쉽다.
2. 단계 간 격리: 회로도(Schematic) 단계와 레이아웃 단계가 분리되어 있다. 크기 결정은 레이아웃 인지 없이 최적화되며, 레이아웃 도구는 회로 수준의 결정과 구조적 연결이 결여되어 있어 최적화 루프가 끊어진다.
3. 자율적 반복 수행 능력 부재: 기존 플로우는 포스트 레이아웃 시뮬레이션 결과에 기반하여 설계를 자율적으로 개선할 수 없다. 기생 성분(parasitics)을 추출하고, 성능을 재평가하며, 파라미터를 조정하기 위해 수동 개입이 필요하므로 진정한 성능 기반의 정교화가 불가능하다.

최근 대규모 언어 모델(LLM)이 의도 이해의 잠재력을 제공하고 있으나, 단계 간 의존성을 보존하고 생성된 계획을 결정론적 도구 실행에 접목할 수 있는 프레임워크는 부족한 실정이다.

방법론
PANDA는 LLM을 고수준 설계 의도에서 최종 물리적 레이아웃까지를 연결하는 중앙 설계 코디네이터로 활용함으로써 이러한 문제를 해결한다. 이 프레임워크는 네 가지 밀접하게 결합된 단계를 하나의 일관된, 의존성 보존 파이프라인으로 통합한다:

1. 프레임워크 아키텍처: PANDA는 의미론적 계획(semantic planning)과 결정론적 실행(deterministic execution)을 분리한다. LLM은 사용자 의도를 해석하고, 단계별 특정 액션을 선택하며, 기계 판독 가능한 제약 조건을 생성한다. 특화된 백엔드 엔진은 물리적으로 근거 있는 작업(시뮬레이션, 최적화, 배치, 라우팅)을 실행한다. 워크플로우는 명시적인 핸드오프 아티팩트(예: JSON 파일)를 통해 연결된 재사용 가능한 "기술(Skills)"로 구현되어 재현성과 추적성을 보장한다.
2. 토폴로지 합성: 프레임워크는 AnalogXpert를 호출하여 구조화된 요구사항(기능, 성능 목표, 인터페이스 제약)으로부터 회로 토폴로지를 합성한다. 이는 서브회로 수준의 SPICE 넷리스트(.SUBCKT)를 생성하고, 이를 구조화된 아티팩트(넷리스트, 소자 관계, 터미널 매핑)로 파싱하여 topology.json에 저장한다.
3. 아날로그 크기 결정 (Analog Sizing): 토폴로지가 고정되면, PANDA는 트랜지스터 파라미터(폭, 길이, 핑거, 멀티플라이어)에 대한 제약 조건 기반 최적화를 수행한다. 이는 다단계 계층적 베이지안 옵티마이저인 MOSTAR를 활용한다. MOSTAR는 고차원의 블랙박스 목적 함수를 처리하기 위해 하위 구조 인식 모델링(L2G-GNN 활용), 대칭 제약 조건, 단계 적응형 획득 함수(acquisition function)를 채택한다. 출력값은 sizing.json으로 저장되는 파라미터 세트이다.
4. 제약 조건 기반 배치: 프레임워크는 회로 구조와 레이아웃 의도를 기하학적 형상으로 변환한다. 면적/배선 길이 프록시, 대칭성, 공선성(collinearity), 신호/전력 흐름 패턴을 공동 최적화한다. 중첩을 제거하기 위해 리걸라이제이션(legalization)이 적용되며, 이는 압축되고 라우팅 가능한 솔루션인 pl.json으로 생성된다.
5. 라우팅 및 레이아웃 동기화: 마지막 단계는 이전 단계의 출력들을 집계하여 라우팅 지침을 생성한다. 통합된 설계 규칙 제약 조건 하에서 SAGERoute/SAGERoute2.0를 사용하여 상세 라우팅을 실행한다. 결정적으로, PANDA는 LVS 핀 리스트를 동기화하고 라우팅 구성을 반복적으로 업데이트함으로써 회로도와 레이아웃 간의 일관성을 유지한다. 각 시도 후에는 기생 성분 추출(PEX) 및 포스트 레이아웃 시뮬레이션을 실행하여 성능 지표를 LLM에 피드백함으로써 최적의 실행 가능한 솔루션을 선택하고 정교화한다.

주요 기여
본 논문은 네 가지 주요 기여를 기술한다:

• 에이전트 기반 아날로그 설계 플로우: 고수준 설계 의도부터 물리적 구현까지 네 가지 협력 단계를 연결하여, 회로 의미론에서 실행 가능한 레이아웃 액션에 이르기까지의 의존성 체인을 보존하는 통합 파이프라인을 제시한다.
• LLM 가이드 토폴로지 합성: 압축된 설계 의도와 사양을 명시적인 구조적 아티팩트(안정적인 회로도 표현)로 변환하는 방법을 제시한다.
• 하위 구조 인식 아날로그 크기 결정: 생성된 토폴로지로부터 소자 파라미터를 해결하고, 레이아웃 도구에서 직접 소비할 수 있는 트랜지스터 수준의 아티팩트를 방출하는 다단계 계층적 베이지안 최적화 엔진을 제공한다.
• 제약 조건 기반 레이아웃 생성: 배치 및 라우팅을 회로도-레이아웃 동기화와 결합하여, 구조 및 크기 결정 정보를 기하학적 인지 제약 조건과 실행 가능한 백엔드 액션으로 변환하는 메커니즘을 제공한다.

실험 결과
PANDA는 세 단계 연산 증폭기(OTA)와 StrongARM 비교기(COMP)라는 두 가지 케이스 스터디를 통해 평가되었다.

• 실행 효율성: 전체 PANDA 실행의 엔드 투 엔드 런타임은 몇 시간 범위 내에 있으며, 이는 수동 아날로그 레이아웃 반복에 통상적으로 소요되는 며칠 또는 몇 주와 비교했을 때 상당한 감소를 나타낸다.
• 설계 품질 (OTA): 포스트 레이아웃 결과(PEX를 통해)는 높은 이득(76.11 dB vs. 목표 >75 dB)과 견고한 위상 마진(65.3° vs. 목표 >60°)을 유지했다. 그러나 기생 성분으로 인해 유니티 게인 대역폭(UGB)이 레이아웃 전(10.84 MHz)에서 레이아웃 후(4.192 MHz)로 감소하였으며, 이는 증폭 동작은 보존되었으나 주파수 목표는 레이아웃 후 완전히 충족되지 않았음을 시사한다.
• 설계 품질 (COMP): 비교기의 경우, 포스트 레이아웃 결과는 전력 소비 606.6 nW 및 지연 시간 1.447 ns를 보여, 레이아웃 전(469.9 nW 및 1.0 ns)과 비교했을 때 예상되는 기생 성분 유발 오버헤드를 반영하면서도 실용적인 작동 범위 내에 머물렀다.
• 추적 가능성: 프레임워크는 추적 가능한 중간 아티팩트(예: topology.json, sizing.json, pl.json, rt.json)와 구조화된 프롬프트를 성공적으로 생성하였으며, 이는 사용자 의도에서 실행 가능한 레이아웃 액션으로 이어지는 명확한 진행 과정을 입증한다.

의의
본 논문은 PANDA가 아날로그 설계 자동화의 루프를 닫는 데 있어 중요한 진전임을 주장한다. 알고리즘 중심의 고립된 실행에서 의도 중심의 자기 개선형 플로우로 전환함으로써, PANDA는 설계 의도와 물리적 실현 사이의 간극을 메운다. 이는 교차 단계 간의 의존성을 능동적으로 관리함으로써 턴어라운드 타임을 단축하는 동시에 설계 성능을 향상시키는 통합된 경로를 보여준다. 본 프레임워크는 해당 분야의 추가 연구를 촉진하기 위해 오픈 소스로 공개된다.