PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation

Resumo Técnico: PANDA – Um Framework de Design Analógico Orientado ao Desempenho e Potencializado por LLM

Problema
A automação tradicional de design analógico e de sinais mistos (AMS) permanece fragmentada, dependendo fortemente de intervenção manual em toda a síntese de topologia, dimensionamento de transistores e geração de layout. As abordagens existentes sofrem de três limitações primárias:

1. Falta de Consciência de Intenção: Algoritmos convencionais frequentemente realizam explorações ineficientes e sem direção, sem compreender a intenção de design de alto nível, frequentemente perdendo regiões de design ótimas.
2. Isolamento de Estágios: Os estágios de esquema e layout são desacoplados. O dimensionamento é otimizado sem consciência do layout, e as ferramentas de layout carecem de links estruturados com decisões de nível de circuito, quebrando os loops de otimização.
3. Incapacidade de Iterar Autonomamente: Fluxos existentes não conseguem refinar designs autonomamente com base em resultados de simulação pós-layout. A intervenção manual é necessária para extrair parasitas, reavaliar o desempenho e ajustar parâmetros, impedindo o refinamento verdadeiramente orientado ao desempenho.

Embora os Modelos de Linguagem de Grande Escala (LLMs) recentes ofereçam potencial para compreensão de intenção, eles carecem de um framework que preserve as dependências entre os estágios e fundamente os planos gerados em execuções de ferramentas determinísticas.

Metodologia
O PANDA aborda esses desafios empregando um LLM como um coordenador central de design que faz a ponte entre a intenção de design de alto nível e o layout físico final. O framework unifica quatro estágios estreitamente acoplados em um pipeline coerente e preservador de dependências:

1. Arquitetura do Framework: O PANDA separa o planejamento semântico da execução determinística. O LLM interpreta a intenção do usuário, seleciona ações específicas de cada estágio e gera restrições legíveis por máquina. Motores de back-end especializados executam tarefas fisicamente fundamentadas (simulação, otimização, posicionamento, roteamento). O fluxo de trabalho é implementado como "Skills" (habilidades) reutilizáveis conectadas via artefatos de transferência explícitos (ex: arquivos JSON), garantindo reprodutibilidade e rastreabilidade.
2. Síntese de Topologia: O framework invoca o AnalogXpert para sintetizar topologias de circuitos a partir de requisitos estruturados (função, alvos de desempenho, restrições de interface). Ele gera um netlist SPICE de nível de subcircuito (.SUBCKT), faz o parsing para artefatos estruturados (netlist, relações de dispositivos, mapeamentos de terminais) e os armazena em topology.json.
3. Dimensionamento Analógico: Com a topologia fixa, o PANDA realiza a otimização restrita para parâmetros de transistores (largura, comprimento, dedos, multiplicadores). Ele utiliza o MOSTAR, um otimizador Bayesiano hierárquico de múltiplos estágios. O MOSTAR emprega modelagem consciente de subestrutura (via L2G-GNN), restrições de simetria e aquisição adaptativa de estágio para lidar com objetivos de caixa-preta de alta dimensão. O output é um conjunto de parâmetros salvo como sizing.json.
4. Posicionamento Baseado em Restrições: O framework traduz a estrutura do esquema e a intenção de layout em geometria. Ele co-otimiza proxies de área/comprimento de fio, simetria, colinearidade e padrões de fluxo de sinal/potência. A legalização é aplicada para remover sobreposições, produzindo uma solução compacta e roteável armazenada em pl.json.
5. Sincronização de Roteamento e Layout: O estágio final agrega os outputs dos estágios anteriores para gerar diretrizes de roteamento. Ele executa o roteamento detalhado usando SAGERoute/SAGERoute2.0 sob restrições unificadas de regras de projeto. Crucialmente, o PANDA mantém a consistência entre esquema e layout sincronizando listas de pinos LVS e atualizando iterativamente as configurações de roteamento. Após cada tentativa, ele executa a Extração de Parasitas (PEX) e simulação pós-layout, alimentando métricas de desempenho de volta ao LLM para selecionar e refinar a melhor solução viável.

Principais Contribuições
O artigo descreve quatro contribuições primárias:

• Fluxo de Design Analógico Agêntico: Um pipeline unificado que conecta a intenção de design de alto nível à implementação física através de quatro estágios coordenados, preservando a cadeia de dependência desde a semântica do circuito até as ações de layout executáveis.
• Síntese de Topologia Guiada por LLM: Um método para traduzir intenção de design compacta e especificações em artefatos estruturais explícitos (representações de esquemas estáveis) para otimização subsequente.
• Dimensionamento Analógico Consciente de Subestrutura: Um motor de otimização Bayesiana hierárquica de múltiplos estágios que resolve parâmetros de dispositivos a partir da topologia gerada e emite artefatos de nível de transistor diretamente consumíveis por ferramentas de layout.
• Geração de Layout Baseada em Restrições: Um mecanismo que combina posicionamento e roteamento com sincronização de esquema-layout, convertendo informações de estrutura e dimensionamento em restrições conscientes de geometria e ações de back-end executáveis.

Resultados Experimentais
O PANDA foi avaliado em dois estudos de caso: um Amplificador de Transcondutância Operacional (OTA) de três estágios e um Comparador StrongARM (COMP).

• Eficiência de Execução: O tempo de execução de ponta a ponta para uma execução completa do PANDA está na ordem de algumas horas, uma redução significativa comparado aos dias ou semanas tipicamente exigidos para iterações manuais de layout analógico.
• Qualidade de Design (OTA): Os resultados pós-layout (via PEX) mantiveram alto ganho (76,11 dB vs. alvo >75 dB) e margem de fase robusta (65,3° vs. alvo >60°). No entanto, a Largura de Banda de Ganho Unitário (UGB) diminuiu de 10,84 MHz (pré-layout) para 4,192 MHz (pós-layout) devido aos parasitas, indicando que, embora o comportamento de amplificação tenha sido preservado, o alvo de frequência não foi totalmente atingido pós-layout.
• Qualidade de Design (COMP): Para o comparador, os resultados pós-layout mostraram um consumo de potência de 606,6 nW e um atraso de 1,447 ns, comparados a 469,9 nW e 1,0 ns pré-layout. Isso reflete o overhead esperado induzido por parasitas, permanecendo, contudo, dentro de uma faixa operacional prática.
• Rastreabilidade: O framework gerou com sucesso artefatos intermediários rastreáveis (ex: topology.json, sizing.json, pl.json, rt.json) e prompts estruturados, demonstrando uma progressão clara da intenção do usuário para ações de layout executáveis.

Significância
O artigo afirma que o PANDA representa um passo significativo para fechar o loop na automação de design analógico. Ao mudar de uma execução isolada e centrada em algoritmos para um fluxo centrado na intenção e autoaperfeiçoável, o PANDA preenche a lacuna entre a intenção de design e a realização física. Ele demonstra um caminho unificado para um design analógico prático que reduz o tempo de resposta enquanto melhora o desempenho do design através do gerenciamento ativo das dependências entre os estágios. O framework é lançado como código aberto para facilitar pesquisas adicionais neste domínio.