PANDA: An LLM-Enhanced Performance-Driven Analog Design Framework Bridging Design Intent and Layout Generation

Technische Samenvatting: PANDA – Een door LLM versterkt, op prestaties gericht framework voor analoog ontwerp

Probleemstelling
Traditionele automatisering van analoge en gemengde signaalontwerpen (AMS) blijft gefragmenteerd en leunt zwaar op handmatige interventie bij topologie-synthese, transistor-sizing en lay-outgeneratie. Bestaande benaderingen lijden onder drie primaire beperkingen:

1. Gebrek aan intentiebewustzijn: Conventionele algoritmen voeren vaak inefficiënte, richtingloze exploraties uit zonder begrip van de hoogwaardige ontwerpintentie, waardoor ze optimale ontwerpregions vaak missen.
2. Fase-isolatie: Schema- en lay-outstadia zijn ontkoppeld. Sizing wordt geoptimaliseerd zonder lay-outbewustzijn, en lay-outtools missen gestructureerde links naar circuit-niveau beslissingen, wat optimalisatielussen doorbreekt.
3. Onvermogen tot autonome iteratie: Bestaande flows kunnen ontwerpen niet autonoom verfijnen op basis van post-layout simulatieresultaten. Handmatige interventie is vereist om parasitair effecten te extraheren, prestaties opnieuw te evalueren en parameters aan te passen, wat echte prestatiegestuurde verfijning verhindert.

Hoewel recente Large Language Models (LLMs) potentieel bieden voor het begrijpen van intentie, missen zij een framework dat cross-stage afhankelijkheden behoudt en gegenereerde plannen fundeert in deterministische tool-executies.

Methodologie
PANDA pakt deze uitdagingen aan door een LLM in te zetten als een centrale ontwerpcoördinator die de brug slaat van hoogwaardige ontwerpintentie naar de uiteindelijke fysieke lay-out. Het framework verenigt vier nauw gekoppelde stadia in een coherente, afhankelijkheid-behoudende pipeline:

1. Framework Architectuur: PANDA scheidt semantische planning van deterministische executie. De LLM interpreteert de gebruikersintentie, selecteert fase-specifieke acties en genereert machine-leesbare constraints. Gespecialiseerde back-end engines voeren fysiek gegronde taken uit (simulatie, optimalisatie, plaatsing, routing). De workflow wordt geïmplementeerd als herbruikbare "Skills" die verbonden zijn via expliciete overdrachtsartefacten (bijv. JSON-bestanden), wat reproduceerbaarheid en traceerbaarheid garandeert.
2. Topologie-synthese: Het framework roept AnalogXpert aan om circuittopologieën te synthetiseren vanuit gestructureerde vereisten (functie, prestatiedoelstellingen, interface-constraints). Het genereert een subcircuit-niveau SPICE netlist (.SUBCKT), parseert deze naar gestructureerde artefacten (netlist, device-relaties, terminal-mappings) en slaat deze op in topology.json.
3. Analoge Sizing: Met de topologie vastgesteld, voert PANDA geconstelde optimalisatie uit voor transistorparameters (breedte, lengte, vingers, multipliers). Het maakt gebruik van MOSTAR, een multi-stage hiërarchische Bayesiaanse optimizer. MOSTAR hanteert substructuur-bewuste modellering (via L2G-GNN), symmetrische constraints en fase-adaptieve acquisitie om hoogdimensionale black-box doelstellingen te behandelen. De output is een parameterset opgeslagen als sizing.json.
4. Constraint-gestuurde Plaatsing: Het framework vertaalt de schema-structuur en lay-outintentie naar geometrie. Het co-optimaliseert area/wirelength proxies, symmetrie, collineariteit en signaal/stroom-flow patronen. Legalisatie wordt toegepast om overlappingen te verwijderen, wat resulteert in een compacte, routeerbare oplossing opgeslagen in pl.json.
5. Routing en Lay-out Synchronisatie: De laatste fase aggregeert outputs van vorige stadia om routing-directives te genereren. Het voert gedetailleerde routing uit met SAGERoute/SAGERoute2.0 onder verenigde design-rule constraints. Cruciaal is dat PANDA de consistentie tussen schema en lay-out behoudt door LVS pin-lijsten te synchroniseren en routing-configuraties iteratief bij te werken. Na elke poging voert het Parasitic Extraction (PEX) en post-layout simulatie uit, waarbij prestatie-metrieken teruggekoppeld worden naar de LLM om de beste haalbare oplossing te selecteren en te verfijnen.

Belangrijkste Bijdragen
Het artikel beschrijft vier primaire bijdragen:

• Agentic Analog Design Flow: Een verenigde pipeline die hoogwaardige ontwerpintentie verbindt met fysieke implementatie via vier gecoördineerde stadia, waarbij de afhankelijkheidsketen van circuit-semantiek tot uitvoerbare lay-outacties behouden blijft.
• LLM-gestuurde Topologie-synthese: Een methode om compacte ontwerpintentie en specificaties te vertalen naar expliciete structurele artefacten (stabiele schema-representaties) voor downstream optimalisatie.
• Substructuur-bewuste Analoge Sizing: Een multi-stage hiërarchische Bayesiaanse optimalisatie-engine die device-parameters oplost uit de gegenereerde topologie en direct consumeerbare transistor-niveau artefacten voor lay-outtools emitteert.
• Constraint-gestuurde Lay-outgeneratie: Een mechanisme dat plaatsing en routing combineert met schema-lay-out synchronisatie, waarbij structurele en sizing informatie wordt omgezet in geometrie-bewuste constraints en uitvoerbare back-end acties.

Experimentele Resultaten
PANDA werd geëvalueerd op twee casestudy's: een driefasen Operational Transconductance Amplifier (OTA) en een StrongARM Comparator (COMP).

• Executie-efficiëntie: De end-to-end runtime voor een volledige PANDA-run ligt in de orde van enkele uren, een significante reductie vergeleken met de dagen of weken die doorgaans nodig zijn voor handmatige analoge lay-out iteraties.
• Ontwerpkwaliteit (OTA): Post-layout resultaten (via PEX) behielden een hoge gain (76,11 dB vs. doel >75 dB) en een robuuste fase-margin (65,3° vs. doel >60°). Echter, de Unity Gain Bandwidth (UGB) nam af van 10,84 MHz (pre-layout) naar 4,192 MHz (post-layout) door parasitair effecten, wat aangeeft dat hoewel de amplificatiegedraging behouden bleef, het frequentiedoel post-layout niet volledig werd behaald.
• Ontwerpkwaliteit (COMP): Voor de comparator toonden post-layout resultaten een stroomverbruik van 606,6 nW en een delay van 1,447 ns, vergeleken met 469,9 nW en 1,0 ns pre-layout. Dit weerspiegelt de verwachte door parasitair effecten veroorzaakte overhead, terwijl het binnen een praktisch werkbereik blijft.
• Traceerbaarheid: Het framework genereerde succesvol traceerbare tussenliggende artefacten (bijv. topology.json, sizing.json, pl.json, rt.json) en gestructureerde prompts, wat een duidelijke progressie demonstreert van gebruikersintentie naar uitvoerbare lay-outacties.

Betekenis
Het artikel beweert dat PANDA een belangrijke stap is naar het sluiten van de loop in analoge ontwerpautomatisering. Door te verschuiven van geïsoleerde, algoritme-centrische executie naar een intentie-centrische, zelfverbeterende flow, overbrugt PANDA de kloof tussen ontwerpintentie en fysieke realisatie. Het demonstreert een verenigd pad naar praktische analoge ontwerpautomatisering die de doorlooptijd vermindert terwijl het ontwerpprestaties verbetert door actief beheer van cross-stage afhankelijkheden. Het framework wordt als open source vrijgegeven om verder onderzoek in dit domein te faciliteren.