🔬 optics

Silicon Photonics Testing: Design for Testability, Fault Detection, and Manufacturing Variation Analysis in Photonic Integrated Circuits

Dit artikel stelt een design-for-test (DFT) methodologie en architectuur voor voor silicium fotonische geïntegreerde circuits en valideert deze, waarbij de effectiviteit ervan wordt aangetoond bij het detecteren van defecten en het verifiëren van signaalvermogen en fase in diverse toepassingen, waaronder optische neurale netwerken en logische circuits met feedbackloops.

Oorspronkelijke auteurs: Pratishtha Agnihotri, Priyank Kalla, Steve Blair

Gepubliceerd 2026-06-09

📖 5 min leestijd🧠 Diepgaand

CC0 1.0

Oorspronkelijke auteurs: Pratishtha Agnihotri, Priyank Kalla, Steve Blair

Oorspronkelijk artikel vrijgegeven aan het publieke domein onder CC0 1.0 (http://creativecommons.org/publicdomain/zero/1.0/). ✨ Dit is een AI-gegenereerde uitleg van het onderstaande artikel. Het is niet geschreven of goedgekeurd door de auteurs. Raadpleeg het oorspronkelijke artikel voor technische nauwkeurigheid. Lees de volledige disclaimer

Stel je voor dat je een enorme, ongelooflijk complexe stad bouwt van glazen buizen. In deze stad rijden geen auto's, maar reist licht door de buizen om informatie te vervoeren. Dit is de wereld van Silicon Photonics. Het is een super-snelle, hoogtechnologische manier om data te verplaatsen, maar er is een addertje onder het gras: omdat de buizen zo minuscuul zijn (kleiner dan een menselijk haar), kan zelfs een microscopisch stofje of een kleine fout in hoe ze zijn gesneden, het hele systeem ruïneren. Als de buizen net de verkeerde breedte hebben, kan het licht verloren gaan, te laat aankomen, of op een rommelige manier tegen andere lichtstralen botsen.

Het artikel dat je hebt verstrekt, gaat over het bouwen van een speciaal "inspectieteam" direct in deze glazen steden om deze fouten te vangen voordat de stad klaar is.

Hier is een uitsplitsing van hun oplossing met eenvoudige analogieën:

1. Het Probleem: De "Geest" in de Machine

In traditionele elektronica (zoals de chips in je telefoon) hebben we bekende manieren om te testen of een circuit werkt. Maar in deze op licht gebaseerde chips is het moeilijk om naar binnen te kijken zonder de doorstroom te onderbreken.

Het Probleem: Als een buis tijdens de productie iets te breed of te smal wordt gebouwd, verandert het lichtsignaal. Het kan zwakker worden (vermogensverlies) of een fractie van een seconde te laat aankomen (faseverschuiving).
Het Gevolg: De chip kan denken dat het een "1" is terwijl het een "0" zou moeten zijn, of de data kan simpelweg verdwijnen. Momenteel is het oplossen hiervan alsof je een radio probeert af te stemmen door te gokken; het is traag, handmatig en duur.

2. De Oplossing: De "Proeverij"-architectuur

De auteurs stellen een Design-for-Test (DFT) methode voor. Denk hierbij aan het installeren van een ingebouwde "proeverij"-station direct in de fabriekslijn van de chip.

In plaats van het licht alleen van punt A naar punt B te laten stromen, voegen ze een speciaal apparaat toe dat tegelijkertief fungeert als een verkeersregelaar en een spiegel.

Het Kerncomponent: De Mach-Zehnder Modulator (De "Splitser")

Stel je een rivier (het lichtsignaal) voor die door een kanaal stroomt. De auteurs plaatsen een speciale dam in het midden die een Mach-Zehnder Modulator (MZM) wordt genoemd.

Normale Modus: Wanneer de chip normaal werkt, staat de dam open en stroomt de rivier rechtstreeks door naar het volgende deel van de stad.
Test Modus: Wanneer het tijd is om te controlien op fouten, wordt de dam aangepast om een kleine monstername van het water (30% van het licht) af te tappen en naar een zijkanaal te sturen voor inspectie. De rest van het water blijft doorstromen zodat de chip kan blijven werken.

De Vergelijking: De "Y-Combiner" (De "Annuleer-machine")

Zodra het monster van het licht is afgetapt, moet het gecontroleerd worden. Hoe weten we of het "fout" is?

De auteurs creëren een perfecte, ideale versie van hoe het licht eruit zou moeten zien. Laten we dit het "Referentiemateriaal" noemen.
Ze nemen het Sample Signaal (van de chip) en het Referentie Signaal (het perfecte ideaal) en laten deze samenkomen in een Y-vormige buis (een Y-combiner).
De Magische Truk: Ze richten het zo in dat als de twee signalen exact identiek zijn, ze elkaar volledig opheffen (zoals noise-cancelling koptelefoons). Het resultaat is stilte (geen licht).
- Stilte = Goed: De chip is perfect.
- Licht = Slecht: Als je licht ziet komen uit de Y-buis, betekent dit dat het Sample Signaal niet overeenkwam met het Referentie Signaal. Er is een defect!

3. De Test

De auteurs hebben deze "inspectieploeg" getest op twee zeer verschillende soorten licht-steden:

Geval A: Het Optische Neurale Netwerk (Het "Brein")
- Dit is een chip die ontworpen is om te denken als een menselijk brein, met lagen van lichtbuizen.
- Ze vervingen een van de standaard lichtschakelaars in het brein door hun "inspectiestation".
- Resultaat: Wanneer ze een defect simuleerden (een buis die iets verbogen was), ving het inspectiestation dit onmiddellijk op omdat het licht niet perfect wegviel.
Geval B: Het Optische Logische Circuit met Lussen (De "Rondweg")
- Dit is een chip waarbij de lichtbuizen weer naar zichzelf terugkeren, zoals een rondweg. Dit is lastiger omdat het licht rondjes blijft draaien.
- Ze konden niet zomaar een onderdeel binnen de lus vervangen, dus plaatsten ze hun inspectiestation tussen twee delen van de lus.
- Resultaat: Zelfs terwijl het licht rondjes draaide, slaagde het station erin te detecteren wanneer een deel van de lus defect was.

Samenvatting

Kortom, dit artikel zegt: "Wacht niet tot de chip klaar is om te zien of hij werkt. Bouw een ingebouwd 'kwaliteitscontrole'-station dat een klein beetje licht aftapt, het vergelijkt met een perfect ideaal, en je direct vertelt als er een fout is."

Ze hebben bewezen dat dit werkt door het hele proces op een computer te simuleren, de minuscule glazen buizen te ontwerpen en aan te tonen dat hun "annuleer"-methode zelfs de kleinste fabricagefouten in complexe lichtgestuurde computers kan opsporen. Dit kan helpen om deze hoogtechnologische chips in de toekomst goedkoper en betrouwbaarder te maken.

Technische Samenvatting: Silicon Photonics Testen: Design for Testability, Foutdetectie en Analyse van Productievariatie in Fotonic Integrated Circuits

Probleemstelling
De snelle expansie van silicon photonics naar breedbandige, kosteneffectieve interconnects en complexe systemen zoals optische neurale netwerken (ONNs) en optische logische circuits wordt gedreven door het hoge brekingsindexcontrast van silicon-on-insulator (SOI) en de compatibiliteit met CMOS-processen. Echter, deze technologie staat voor aanzienlijke uitdagingen met betrekking tot de productieopbrengst (yield) en betrouwbaarheid. Silicon fotonische circuits zijn uiterst gevoelig voor kleine geometrische discrepanties (bijv. variaties in golfgeleiderbreedte of -dikte) die inherent zijn aan de fabricage. Deze afwijkingen planten zich voort door complexe circuits, waardoor het signaalvermogen en de fase worden aangetast, wat leidt tot foutieve interferentiepatronen en uiteindelijk tot prestatievermindering. Hoewel post-fabricage tuning en kalibratie noodzakelijk zijn, zijn de huidige processen grotendeels handmatig, tijdrovend en missen ze automatisering. Bovendien is er een duidelijke kloof in onderzoek naar geautomatiseerde Design-for-Test (DFT) architecturen die specif으로 ontworpt zijn om het testen, diagnosticeren en kalibreren van Photonic Integrated Circuits (PICs) te vereenvoudigen.

Methodologie
De auteurs stellen een specificatiegebaseerde DFT-architectuur voor die direct in silicon PICs kan worden ingebed. De kernmethodologie omvat:

Toegang tot Testen en Signaalafname: Het gebruik van een Mach-Zehnder Modulator (MZM) gebaseerd op carrier-injectie om een deel van het optische signaal bij specifieke testpunten af te tappen. De MZM is ontworpen om in een "intermediaire configuratie" (testmodus) te werken, waarbij een specifiek percentage (30%) van het signaal wordt afgeleid voor testen, terwijl de rest door het circuit blijft lopen.
Foutdetectie via Vergelijking: Het afgetapte testsignaal (amplitude $S_T$ , fase $\phi_T$ ) wordt vergeleken met een bekend referentiesignaal ( $S_R$ , $\phi_R$ ) met behulp van een Y-combiner. De Y-combiner fungeert als comparator; als het circuit foutvrij is, zijn de test- en referentiesignalen ontworpen om een gelijke amplitude maar een tegengestelde fase te hebben, wat resulteert in destructieve interferentie en een output van nul. Elke afwijking van nul duidt op een defect.
Componentontwerp en Simulatie: De DFT-circuitcomponenten—directionele couplers, fase-modulatoren en Y-combiners—werden ontworpen en uitgebreid gesimuleerd met Ansys Lumerical suites (FDE, varFDTD, FDTD, CHARGE, en INTERCONNECT).
- Directionele Couplers: Ontworpen als 3dB couplers met geoptimaliseerde golfgeleideropeningen en lengtes om precieze vermogenssplitsing te garanderen (gericht op een 50:50 verdeling) terwijl reflectieverliezen worden geminimaliseerd.
- Fase-modulatoren: Gemodelleerd met de Drude-expansie om veranderingen in de brekingsindex ( $\Delta n$ ) en absorptie ( $\Delta \alpha$ ) te berekenen op basis van veranderingen in de ladingsconcentratie geïnduceerd door reverse-biased p-n juncties.
- MZM-assemblage: Geïntegreerde directionele couplers en fase-modulatoren om een schakelbare MZM te creëren. Een 5mm modulatiearm werd gekozen om een balans te vinden tussen de footprint en de schakelspanning (vereist ~5,6V voor volledige schakeling), om de onpraktische 16V vereiste van kortere 3mm armen te vermijden.
Validatiescenario's: De methodologie werd toegepast op twee verschillende PIC-topologieën:
- Een feed-forward Optical Neural Network (ONN) waarbij een standaard MZI werd vervangen door de DFT MZM.
- Een optisch logisch circuit met feedbacklussen (BCD-naar-7-segment display), waarbij het DFT-circuit extern tussen knooppunten werd geplaatst om de closed-loop topologie niet te verstoren.

Belangrijkste Bijdragen

DFT-architectuur: Het artikel presenteert een nieuwe DFT-architectuur specifiek voor silicon photonics die on-chip testen van signaalvermogen en fase tegen een referentie mogelijk maakt.
Componentontwerp: Gedetailleerd ontwerp en simulatie van de constituerende fotonische componenten (3dB directionele couplers, carrier-injectie fase-modulatoren en Y-combiners) die nodig zijn om het DFT-circuit te bouwen.
Demonstratie van Foutdetectie: De auteurs demonstreren het vermogen om fabricagefouten (gesimuleerd als faseverschuivingsfouten of vermogensafwijkingen) te detecteren in zowel feed-forward als feedback-loop circuit-topologieën.
Specificatiegebaseerd Testen: De aanpak valideert de circuitwerking door de werkelijke signaalkarakteristieken te vergelijken met ideale specificaties, in plaats van enkel te vertrouwen op binaire pass/fail uitkomsten.

Resultaten

Componentprestaties: De ontworpen 3dB directionele coupler bereikte een 48:48 vermogensverdeling met geminimaliseerde reflectie. De 5mm MZM vertoonde een insertieverlies van 2,6dB en een extinctieratio van 20,3dB.
ONN-testen: In de feed-forward ONN-test resulteerde een foutvrij circuit in destructieve interferentie (nul output) bij de Y-combiner. Wanneer een defect werd geïntroduceerd (simulatie van een faseverschuwingsfout van 2,14 rad in plaats van 3,14 rad), veranderde de MZM-output naar 0,1W, en de Y-combiner detecteerde een non-zero signaal, waarmee de storing succesvol werd geïdentificeerd.
Feedback Loop Testen: In het optische logische circuit met feedbacklussen veroorzaakte een defect in een specifieke MZI dat een signaal verscheen bij het test debug punt. De DFT-architectuur detecteerde deze afwijking succesvol, wat de toepasbaarheid van de methodologie op complexe topologieën met cycli bevestigt.

Betekenis en Claims
Het artikel stelt dat de voorgestelde DFT-methodologie de kritieke behoefte aan geautomatiseerd testen in het silicon photonics ecosysteem aanpakt. Door test-access en foutdetectie-circuit direct op de chip in te bedden, faciliteert deze aanpak real-time dataverzameling, foutdetectie en post-fabricage tuning. De auteurs stellen dat deze architectuur de testtijd en kosten kan verlagen, de testdekking en betrouwbaarheid kan verbeteren, en de schaalbaarheid en opbrengst van silicon PICs kan verbeteren. Het werk dient als een fundamentele stap naar een Computer-Aided Design (CAD) gebaseerde testinfrastructuur, die de kloof overbrugt tussen de huidige handmatige kalibratieprocessen en de eisen voor grootschalige productie van complexe fotonische systemen. De auteurs merken op dat hoewel de DFT-architectuur gevalideerd is, de ontwikkeling van automatische tools voor testpuntselectie en Automatic Test Pattern Generation (ATPG) een onderwerp is voor toekomstig onderzoek.