🤖 machine learning

Beyond Tokens: Enhancing RTL Quality Estimation via Structural Graph Learning

本文介绍了 StructRTL，一种新型的结构感知图自监督学习框架，该框架利用控制数据流图以及来自后映射网表的知识蒸馏，在估计面积和延迟等 RTL 设计质量指标方面显著优于现有的基于 LLM 的方法。

原作者： Yi Liu, Hongji Zhang, Yiwen Wang, Dimitris Tsaras, Lei Chen, Mingxuan Yuan, Qiang Xu

发布于 2026-06-01

📖 1 分钟阅读☕ 轻松阅读

原作者： Yi Liu, Hongji Zhang, Yiwen Wang, Dimitris Tsaras, Lei Chen, Mingxuan Yuan, Qiang Xu

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

想象一下，你是一位正在设计一座宏伟且复杂的摩天大楼的建筑师。在注入混凝土或铺设砖块之前，你首先想知道：这座建筑会太重吗？电梯会太慢吗？

在计算机芯片设计的世界里，工程师们面临着完全相同的问题。他们编写代码（称为 RTL）来描述一个芯片应该如何工作。为了找出这个芯片是否足够快或足够小，他们通常必须运行一个庞大且缓慢的计算机模拟过程，即“逻辑综合”（logic synthesis）。这就像是为了测量一座摩天大楼的大小，而不得不先建造出一座全尺寸的模型。这需要耗费大量的时间，并拖慢了整个设计进程。

你提供的论文介绍了一个名为 StructRTL 的新工具。你可以把它想象成一个“超级快速的水晶球”，它可以通过查看蓝图（代码），瞬间猜出建筑物的重量和速度，而无需先建造模型。

以下是它的工作原理，通过简单的概念进行拆解：

1. 问题所在：读错了“书”

以往尝试构建这种“水晶球”的方法主要有两种，但都有缺陷：

“标记”法 (LLMs)： 这就像是要求一个聪明的机器人逐行、逐字地阅读蓝图。虽然机器人在理解语法和词汇方面很出色，但它往往会忽略房间之间是如何连接的这一“大局观”。它能看到“门”和“走廊”这些词，却无法完全理解它们之间复杂的结构流向。
“手工定制”法： 这就像是要求一个人去数窗户和门的数量，然后将这些数字输入到一个简单的计算器中。这种方法过于僵化，会错过那些微妙且复杂的关联关系。

2. 解决方案：“结构图” (CDFG)

作者意识到，要预测一个芯片的表现，你需要看到它的骨架，而不仅仅是它的文本。他们使用了一种特殊的地图，称为控制数据流图 (Control Data Flow Graph, CDFG)。

类比： 想象一下将蓝图变成一张地铁线路图。
- 节点 (Nodes/车站)： 这些是操作（如加法运算）或存储（如存储寄存器）。
- 边 (Edges/轨道)： 它们展示了数据如何从一个车站流向另一个车站。
- 区别： 与文本文件不同，这张地图明确展示了各个部件是如何连接的。它揭示了隐藏在代码中的“交通拥堵”（延迟）和“建设成本”（面积）。

3. StructRTL 如何学习：“填空”游戏

StructRTL 不仅仅是死记硬背地图，它通过玩一种叫做自监督学习 (Self-Supervised Learning) 的游戏来进行自我教学。这就像是一位老师遮住了地铁地图的一部分，然后要求学生猜出缺失的部分。

任务 1：猜车站类型 (掩码节点建模)： 计算机遮住地图上的一个车站，并问道：“这是一个‘火车站’（加法器）还是一个‘巴士站’（存储寄存器）？”为了猜对，AI 必须理解周围轨道的上下文环境。这教会了它每个部分具体在“做什么”。
任务 2：猜轨道 (边预测)： 计算机隐藏了连接车站的线条，并问道：“是否存在一条从 A 站到 B 站的轨道？”这迫使 AI 去理解设计的“结构”和“流向”。

通过在成千上万个设计上进行数百万次的这种游戏，AI 学会了“感知”芯片的结构。它学会了某些连接模式通常意味着芯片速度较慢，而另一些模式则意味着芯片体积较小。

4. 秘密武器：“教师-学生”辅导

即使拥有了一张优秀的地图，预测最终的重量和速度仍然很难，因为地图只是一个抽象的草图，而非完工后的建筑。为了做得更好，StructRTL 使用了一种知识蒸馏 (Knowledge Distillation) 策略。

类比： 想象一位大师级建筑师（“教师”），他已经建造好了摩天大楼，并且确切知道其重量和速度。
过程： 大师级建筑师观察完完工后的建筑后，向学生（StructRHL）解释其中的细节。学生尝试模仿大师的理解。
结果： 学生学习了完工建筑的“底层秘密”，并将这些知识应用到蓝图中。这使得学生仅通过观察地图，就能做出极其准确的预测，而无需建造整个建筑。

5. 结果：快速且准确

论文声称这种新方法取得了巨大的进步：

速度： 它能在极短的时间内（约 0.1 秒）预测芯片质量，而传统方法则需要约 14 秒。这意味着 145 倍的加速。
准确性： 在预测芯片的大小（面积）和速度（延迟）方面，它比以往的方法（包括使用大型 AI 语言模型的方法）都要出色得多。
小数据量： 即使在没有海量训练数据的环境下，它也能表现良好，这对于数据稀缺的新型芯片技术来说非常重要。

总结

StructRTL 是一种预测计算机芯片设计优劣的新方法。它不是像读故事一样阅读代码，也不是像看电子表格一样统计零件，而是将代码转化为一张结构图，并训练 AI 去理解地图上的连接关系。通过教 AI 填补地图上的空白，并让它向已经造好芯片的“大师”学习，它能够瞬间告诉工程师他们的设计是否既快速又高效，从而节省了数小时的等待时间。

技术摘要：超越 Token：通过结构图学习增强 RTL 质量估计

问题陈述

在电子设计自动化（EDA）工作流中，估计寄存器传输级（RTL）设计的质量（特别是面积和延迟等指标）至关重要，这可以在不进行高昂计算成本的全逻辑综合的情况下提供即时反馈。虽然近期的研究方法利用大语言模型（LLMs）从 RTL 代码 Token 中提取嵌入，但作者认为这些方法忽略了本质的结构语义。基于 Token 的视图仅隐式编码结构信息，而控制数据流图（CDFG）则显式地揭示了设计的结构特征，从而提供更丰富的表示学习线索。此外，现有的基于图的方法通常依赖于浅层的、手工设计的特征，无法捕捉影响下游性能的复杂模式。

方法论

本文介绍了 StructRTL，一种旨在改进 RTL 设计质量估计的结构感知图自监督学习框架。该方法由四个主要部分组成：

1. CDFG 构建

StructRTL 不是处理原始 RTL 代码 Token，而是操作控制数据流图（CDFG）。构建流程包括：

使用 Yosys 将 RTL 源代码编译为 RTL 中间语言（RTLIL）。
使用 Stagira Verilog 解析器 从 RTLIL 生成抽象语法树（AST）。
遍历 AST 以提取 CDFG，其中节点代表运算或存储元件，有向边表示数据或控制依赖关系。

2. 模型架构

StructRTL 采用结合了图神经网络（GNN）和 Transformer 编码器的混合架构：

初始化： 节点嵌入通过拼接节点类型的单热编码（one-hot encoding）和节点宽度进行初始化。
GNN 处理： 图同构网络（GIN）执行消息传递以生成上下文感知的嵌入。
位置编码： 为了保留在将图展平为 Transformer 时丢失的结构信息，使用有向图对称归一化拉普拉斯矩阵的特征向量来计算全局位置嵌入。
Transformer 编码器： 上下文感知的嵌入与位置嵌入结合，由 Transformer 编码器处理以生成最终的结构信息嵌入。

3. 自监督预训练

为了学习丰富的表示，模型在 CDFG 上执行了两项定制的预训练任务：

结构感知掩码节点建模： 不同于对原始特征进行标准掩码，此任务掩码的是 经过 GNN 处理后的上下文感知嵌入。模型预测被掩码节点的原始类型（一个 3 类的分类问题）。为了解决严重的类别不平衡问题（例如稀有算子与常见连线的对比），作者采用了分层掩码（确保每个类别的最小样本量）和类别平衡焦点损失（focal loss）。
边预测： 由于为 Transformer 展平图的过程会模糊连接性，此任务将边恢复视为一个二分类问题。模型根据最终嵌入预测两个节点之间是否存在边，并使用多层感知器（MLP）进行实现。

4. 知识蒸馏

为了弥合 RTL 级 CDFG 与实际映射后（PM）网表（即测量面积和延迟的阶段）之间的差距，作者引入了知识蒸馏策略：

首先在合成后的网表（使用 GIN）上训练并冻结一个 基于 PM 的预测器。
该预测器通过结合余弦相似度和均方误差的损失函数来引导 基于 CDFG 的预测器（StructRTL），实现其最终层激活值的对齐。这实现了从门级视角到 RTL 级模型的低层洞察转移。

核心贡献

StructRTL 框架： 一种新型的自监督学习框架，它显式地利用 CDFG 而非 Token 序列来捕获结构语义。
定制化预训练任务： 引入了专门针对计算图设计的结构感知掩码节点建模和边预测，解决了在掩码原始 CDFG 节点时存在的歧义问题。
跨阶段监督： 通过从后映射（post-mapping）网表进行知识蒸馏，增强了 RTL 级估计器的预测精度。
开源： 代码已发布以促进进一步研究。

实验结果

作者在包含 13,200 个设计的数据集上对 StructRTL 进行了评估，并将其与基于图的基准方法（Graph-XGBoost, Graph-GNN）以及基于 LLM 的基准方法（CodeV 各变体）进行了比较。

性能： 在没有知识蒸馏的情况下，StructRTL 在面积预测方面达到了 0.7463 的 $R^2$ 分数，在延迟预测方面达到了 0.7630，显著优于以往的最先进 LLM 方法（其得分分别为 ~0.63 和 ~0.52）。
引入知识蒸馏后： 加入蒸馏策略后，StructRTL 的面积预测 $R^2$ 提升至 0.8676，延迟预测提升至 0.8872，超越了所有基准模型。
消融实验： 移除任一预训练任务（掩码节点建模或边预测）都会导致性能下降，证实了这两项任务的必要性。
数据效率： 即使仅在 20% 的数据上进行训练，StructRTL 仍保持了竞争力的性能，优于使用全量数据的 LLM 基准。
工业评估： 在 102 个工业级 RTL 模块上，StructRTL 在面积排序方面的准确率为 82.35%，在延迟排序方面的准确率为 88.23%（基于两两比较）。
推理速度： StructRCL 提供近乎瞬时的反馈，每个设计平均耗时 0.096 秒，相比之下逻辑综合需要 13.97 秒（实现了 145 倍的加速）。

意义与主张

本文声称，将结构表示学习与跨阶段监督相结合，建立了 RTL 质量估计领域的新 SOTA（最先进水平）。作者强调，通过在 CDFG 中显式编码结构语义，并结合自监督学习和知识蒸馏，模型能够捕捉到基于 Token 的 LLM 所缺失的复杂设计模式。这种方法提供了一种实用的解决方案，能够在不承担完整综合计算负担的情况下，实现快速、早期的设计质量反馈，同时保持足够的计算效率以适应迭代式设计工作流。这项工作表明，尽管 LLM 擅长代码生成，但它们可能缺乏精确硬件质量估计所需的显式结构归纳偏置，而结构图学习有效地填补了这一空白。