🤖 machine learning

Beyond Tokens: Enhancing RTL Quality Estimation via Structural Graph Learning

Este artigo apresenta o StructRTL, um novo framework de aprendizado autossupervisionado de grafos consciente de estrutura que aproveita grafos de fluxo de dados de controle e destilação de conhecimento a partir de netlists pós-mapeamento para superar significativamente os métodos existentes baseados em LLM na estimativa de métricas de qualidade de design RTL, como área e atraso.

Autores originais: Yi Liu, Hongji Zhang, Yiwen Wang, Dimitris Tsaras, Lei Chen, Mingxuan Yuan, Qiang Xu

Publicado 2026-06-01

📖 5 min de leitura🧠 Leitura aprofundada

CC BY 4.0

Autores originais: Yi Liu, Hongji Zhang, Yiwen Wang, Dimitris Tsaras, Lei Chen, Mingxuan Yuan, Qiang Xu

Artigo original sob licença CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo

Imagine que você é um arquiteto projetando um arranha-céu massivo e intrincado. Antes mesmo de despejar o concreto ou assentar os tijolos, você quer saber: Este edifício será pesado demais? Os elevadores serão lentos demais?

No mundo do design de chips de computador, é exatamente isso que os engenheiros enfrentam. Eles escrevem código (chamado de RTL) para descrever como um chip deve funcionar. Para descobrir se o chip será rápido ou pequeno o suficiente, eles geralmente precisam executar uma simulação de computador massiva e lenta chamada "síntese lógica". É como construir um modelo em escala real do arranha-céu apenas para medi-lo. Isso leva muito tempo e atrasa todo o processo de design.

O artigo que você forneceu apresenta uma nova ferramenta chamada StructRTL. Pense nela como um "bola de cristal super rápida" que pode olhar para as plantas (o código) e adivinhar instantaneamente o peso e a velocidade do edifício, sem precisar construir o modelo primeiro.

Veja como ela funciona, dividido em conceitos simples:

1. O Problema: Ler o "Livro Errado"

As tentativas anteriores de construir esta "bola de cristal" usaram dois métodos principais, ambos com falhas:

O Método "Token" (LLMs): Isso é como pedir a um robô inteligente para ler a planta linha por linha, palavra por palavra. Embora o robô seja ótimo para entender gramática e vocabulário, ele costuma perder a visão geral de como as salas se conectam. Ele vê as palavras "porta" e "corredor", mas não compreende totalmente o fluxo estrutural complexo entre elas.
O Método "Feito à Mão": Isso é como pedir a um humano para contar o número de janelas e portas e inserir esses números em uma calculadora simples. É muito rígido e perde as relações sutis e complexas do design.

2. A Solução: O "Mapa Estrutural" (CDFG)

Os autores perceberam que, para prever como um chip irá performar, você precisa ver o seu esqueleto, não apenas o seu texto. Eles utilizam um mapa especial chamado Gráfico de Fluxo de Dados de Controle (CDFG).

A Analogia: Imagine pegar a planta e transformá-la em um mapa de metrô.
- Nós (Estações): Estas são as operações (como somar números) ou armazenamento (como registradores de memória).
- Arestas (Trilhos): Elas mostram como os dados fluem de uma estação para outra.
- A Diferença: Ao contrário de um documento de texto, este mapa mostra explicitamente como as peças estão conectadas. Ele revela os "engarrafamentos" (atrasos) e os "custos de construção" (área) escondidos no código.

3. Como o StructRML Aprende: O Jogo de "Preencher as Lacunas"

Em vez de apenas memorizar o mapa, o StructRTL ensina a si mesmo jogando um jogo chamado Aprendizado Autossupervisionado. É como um professor escondendo partes de um mapa de metrô e pedindo ao aluno para adivinhar o que está faltando.

Tarefa 1: Adivinhar o Tipo de Estação (Modelagem de Nó Mascarado): O computador cobre uma estação no mapa e pergunta: "Isto é uma 'Estação de Trem' (um somador) ou um 'Ponto de Ônibus' (um registrador de memória)?" Para adivinhar corretamente, a IA precisa entender o contexto dos trilhos ao redor. Isso ensina à IA o que cada parte faz.
Tarefa 2: Adivinhar os Trilhos (Predição de Aresta): O computador esconde as linhas que conectam as estações e pergunta: "Existe um trilho da Estação A para a Estação B?" Isso força a IA a entender a estrutura e o fluxo do design.

Ao jogar esses jogos milhões de vezes em milhares de designs, a IA aprende a "sentir" a estrutura de um chip. Ela aprende que certos padrões de conexões geralmente significam que o chip será lento, enquanto outros significam que ele será pequeno.

4. O Ingrediente Secreto: Coaching "Professor-Aluno"

Mesmo com um ótimo mapa, prever a qualidade final de peso e velocidade é difícil porque o mapa é um esboço abstrato, não o edifício terminado. Para melhorar ainda mais, o StructRTL utiliza uma estratégia de Destilação de Conhecimento.

A Analogia: Imagine um Mestre Construtor (o "Professor") que já construiu o arranha-céu e sabe seu peso e velocidade exatos.
O Processo: O Mestre Construtor olha para o edifício acabado e explica os detalhes para o Aluno (StructRTL). O Aluno tenta imitar a compreensão do Mestre.
O Resultado: O Aluno aprende os "segredos de baixo nível" do edifício acabado e os aplica às plantas. Isso permite que o Aluno faça previsões incrivelmente precisas apenas olhando para o mapa, sem precisar construir o edifício inteiro.

5. Os Resultados: Rápido e Preciso

O artigo afirma que este novo método é uma enorme melhoria:

Velocidade: Ele prevê a qualidade do chip em uma fração de segundo (cerca de 0,1 segundos), enquanto o método tradicional leva cerca de 14 segundos. Isso é uma aceleração de 145x.
Precisão: É muito melhor em adivinhar tanto o tamanho (área) quanto a velocidade (atraso) do chip do que os métodos anteriores, incluindo aqueles que usam gigantes modelos de linguagem de IA.
Dados Pequenos: Funciona bem mesmo se você não tiver uma quantidade massiva de dados de treinamento, o que é ótimo para novas tecnologias de chips onde os dados são escassos.

Resumo

StructRTL é uma nova forma de prever quão bom será um design de chip de computador. Em vez de ler o código como uma história ou contar partes como uma planilha, ele transforma o código em um mapa estrutural e treina uma IA para entender as conexões nesse mapa. Ao ensinar a IA a preencher partes faltantes do mapa e permitir que ela aprenda com um "Mestre Construtor" que já construiu os chips, ela pode dizer instantaneamente aos engenheiros se o design deles será rápido e eficiente, economizando horas de tempo de espera.

Resumo Técnico: Além dos Tokens: Melhorando a Estimativa de Qualidade de RTL via Aprendizado de Grafos Estruturais

Definição do Problema

No fluxo de trabalho de Automação de Projeto Eletrônico (EDA), estimar a qualidade dos designs de Nível de Transferência de Registradores (RTL) — especificamente métricas como área e atraso (delay) — é crítico para fornecer feedback instantâneo sem o custo computacional da síntese lógica completa. Embora abordagens recentes tenham aproveitado Grandes Modelos de Linguagem (LLMs) para derivar embeddings de tokens de código RTL, os autores argumentam que esses métodos negligenciam semânticas estruturais essenciais. Visões baseadas em tokens codificam informações estruturais implicitamente, enquanto Grafos de Fluxo de Dados de Controle (CDFGs) expõem explicitamente as características estruturais do design, oferecendo pistas mais ricas para o aprendizado de representação. Além disso, métodos baseados em grafos existentes frequentemente dependem de características manuais superficiais que falham em capturar os padrões complexos que afetam o desempenho downstream.

Metodologia

O artigo introduz o StructRTL, um framework de aprendizado autossupervisionado de grafos consciente da estrutura, projetado para melhorar a estimativa de qualidade de design RTL. A metodologia consiste em quatro componentes principais:

1. Construção do CDFG

Em vez de processar tokens brutos de código RTL, o StructRTL opera em Grafos de Fluxo de Dados de Controle (CDFGs). O pipeline de construção envolve:

Compilar o código fonte RTL em uma Linguagem Intermediária de RTL (RTLIL) usando o Yosys.
Gerar uma Árvore de Sintaxe Abstrata (AST) a partir do RTLIL usando o parser Stagira Verilog.
Percorrer a AST para extrair o CDFG, onde os nós representam operações ou elementos de armazenamento, e as arestas direcionadas indicam dependências de dados ou de controle.

2. Arquitetura do Modelo

O StructRTL emprega uma arquitetura híbrida combinando uma Rede Neural de Grafo (GNN) e um codificador Transformer:

Inicialização: Os embeddings dos nós são inicializados pela concatenação do one-hot encoding do tipo de nó e da largura do nó.
Processamento GNN: Uma Rede de Isomorfismo de Grafo (GIN) realiza a passagem de mensagens para gerar embeddings conscientes do contexto.
Codificação Posicional: Para preservar a informação estrutural perdida ao achatar o grafo para o Transformer, embeddings posicionais globais são computados usando os autovetores da matriz Laplaciana simétrica normalizada do grafo direcionado.
Codificador Transformer: Os embeddings conscientes do contexto, combinados com os embeddings posicionais, são processados por um codificador Transformer para produzir embeddings finais informados pela estrutura.

3. Pré-treinamento Autossupervisionado

Para aprender representações ricas, o modelo passa por duas tarefas de pré-treinamento adaptadas nos CDFGs:

Modelagem de Nó Mascarado Consciente da Estrutura: Diferente do mascaramento padrão de recursos brutos, esta tarefa mascara embeddings de contexto pós-GNN. O modelo prevê o tipo de nó original (um problema de classificação de 32 classes) para os nós mascarados. Para lidar com o severo desequilíbrio de classes (ex: operadores raros vs. fios comuns), os autores utilizam mascaramento estratificado (garantindo amostras mínimas por classe) e perda focal balanceada por classe (class-balanced focal loss).
Predição de Arestas: Como o achatamento do grafo para o Transformer obscurece a conectividade, esta tarefa trata a recuperação de arestas como um problema de classificação binária. O modelo prevê se existe uma aresta entre dois nós com base em seus embeddings finais, utilizando um Perceptron Multicamadas (MLP).

4. Destilação de Conhecimento

Para reduzir a lacuna entre os CDFGs de nível RTL e os netlists reais de pós-mapeamento (PM) onde área e atraso são medidos, os autores incorporam uma estratégia de destilação de conhecimento:

Um preditor baseado em PM é primeiro treinado em netlists sintetizadas (usando uma GIN) e congelado.
Este preditor guia o preditor baseado em CDFG (StructRila) ao alinhar suas ativações de camada final através de uma função de perda que combina similaridade de cosseno e erro quadrático médio. Isso transfere insights de baixo nível da visão de nível de porta para o modelo de nível RTL.

Principais Contribuições

Framework StructRTL: Um novo framework de aprendizado autossupervisionado que utiliza explicitamente CDFGs em vez de sequências de tokens para capturar semântica estrutural.
Tarefas de Pré-treinamento Adaptadas: A introdução de modelagem de nó mascarado consciente da estrutura e predição de arestas especificamente adaptadas para grafos computacionais, abordando os problemas de ambiguidade inerentes ao mascaramento de nós brutos de CDFG.
Supervisão de Estágios Cruzados: A integração de destilação de conhecimento de netlists de pós-mapeamento para aumentar a precisão preditiva dos estimadores de nível RTL.
Código Aberto: O código é liberado para facilitar pesquisas futuras.

Resultados Experimentais

Os autores avaliaram o StructRTL em um conjunto de dados de 13.200 designs, comparando-o com baselines baseados em grafos (Graph-XGBoost, Graph-GNN) e baselines baseados em LLM (variantes CodeV).

Desempenho: Sem destilação de conhecimento, o StructRTL alcançou um score $R^2$ de 0,7463 para predição de área e 0,7630 para predição de atraso, superando significativamente os métodos anteriores baseados em LLM (que pontuaram ~0,63 e ~0,52 respectivamente).
Com Destilação de Conhecimento: Ao incorporar a estratégia de destilação, o StructRTL melhorou ainda mais para 0,8676 ( $R^2$ ) para área e 0,8872 para atraso, superando todos os baselines.
Estudos de Ablação: Remover qualquer tarefa de pré-treinamento (modelagem de nó mascarado ou predição de arestas) resultou em degradação de desempenho, confirmando a necessidade de ambas as tarefas.
Eficiência de Dados: O StructRTL manteve um desempenho competitivo mesmo quando treinado com apenas 20% dos dados, superando os baselines de LLM com dados completos.
Avaliação Industrial: Em 102 módulos RTL industriais, o StructRTL alcançou 82,35% de precisão no ranking de área e 88,23% no ranking de atraso para comparações par a par.
Velocidade de Inferência: O StructRTL fornece feedback quase instantâneo, com média de 0,096 segundos por design comparado a 13,97 segundos para síntese lógica (um aumento de velocidade de 145×).

Significância e Alegações

O artigo afirma que a combinação de aprendizado de representação estrutural com supervisão de estágios cruzados estabelece novos resultados de estado da arte na estimativa de qualidade de RTL. Os autores enfatem que a codificação explícita de semântica estrutural em CDFGs, juntamente com o aprendizado autossupervisionado e a destilação de conhecimento, permite que o modelo capture padrões de design complexos que os LLMs baseados em tokens perdem. Esta abordagem oferece uma solução prática para acelerar os ciclos de design, permitindo feedback de qualidade precoce e preciso sem o fardo computacional da síntese completa, permanecendo computacionalmente eficiente o suficiente para fluxos de trabalho de design iterativos. O trabalho destaca que, embora os LLMs se destaquem na geração de código, eles podem carecer do viés indutivo estrutural explícito necessário para a estimação precisa de qualidade de hardware, uma lacuna que o aprendizado de grafos estruturais preenche efetivamente.