💻 computer science

CMOS Implementation of Field Programmable Spiking Neural Network for Hardware Reservoir Computing

本文提出了一种新颖的 CMOS 实现、现场可编程脉冲神经网络架构，用于硬件储层计算，该架构集成了紧凑、低功耗的漏积分发放神经元与片上基于 FPGA 的可编程性，从而在不依赖模数转换器的情况下实现高效的实时学习与推理。

原作者： Ckristian Duran, Nanako Kimura, Zolboo Byambadorj, Tetsuya Iizuka

发布于 2026-05-18

📖 1 分钟阅读☕ 轻松阅读

原作者： Ckristian Duran, Nanako Kimura, Zolboo Byambadorj, Tetsuya Iizuka

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

以下是用通俗易懂的语言和生动的类比对这篇论文的解释。

宏观图景：芯片上的微型智能大脑

想象你拥有一个超级智能的 AI，就像一个巨大的语言模型，但它过于庞大且耗电惊人，需要一座仓库大小的服务器集群才能运行。它像龙一样吞噬电力，根本无法装进你的口袋。

这篇论文的研究人员想要构建一个微型、节能的智能大脑，使其能集成在单颗芯片上（大约指甲盖大小），并仅需极少的电力即可运行。他们并没有试图构建一个庞大的“深度学习”大脑，而是构建了一个脉冲神经网络（SNN）。

把标准 AI 想象成一座巨大的图书馆，你需要阅读每一本书才能找到答案。而这块新芯片更像是一个嘈杂、熙熙攘攘的咖啡馆。这里的神经元（咖啡馆里的人）并不阅读书籍，而是互相大声喊出“脉冲”（短促的信息 bursts）。魔力就发生在这此起彼伏的喊声如何在房间内回荡并交织在一起。

核心理念：“回声室”（储层计算）

他们构建的这种特定类型的大脑被称为储层计算机（Reservoir Computer）。

类比：想象向池塘扔一块石头。涟漪向外扩散，撞击边缘并反弹，混合成复杂的图案。你不需要控制每一个涟漪，只需观察水面的图案，就能推断出你扔的是什么石头。
在芯片中：“池塘”是一个由 100 个神经元组成的网络。当你给它输入（如声音或数字）时，神经元开始“脉冲”并产生该输入复杂且逐渐衰减的回声。芯片无需学习“如何”产生涟漪；芯片的物理特性会自动完成这一过程。
学习部分：计算机真正“学习”的只是如何解读这些涟漪。它观察池塘的混乱模式，并画出一条简单的线（数学滤波器）来预测接下来会发生什么。这使得学习变得极其快速且节能。

芯片如何工作：“漏桶”与“收音机”

研究人员使用标准的计算机芯片技术（CMOS）构建了这一系统，但加入了一个巧妙的转折。

漏桶（神经元）：
每个神经元就像一个底部有个洞的桶。
- 当信号传入时，它像倒水（电流）一样将水注入桶中。
- 由于底部有洞，水会慢慢漏出（这就是“漏”的部分）。
- 桶中的水位代表了神经元对近期事件的“记忆”。
广播电台（压控振荡器 VCO）：
芯片并非直接测量水位，而是将水位转换为射频。
- 如果桶是满的，电台广播高频（高音调）。
- 如果桶是空的，它广播低频（低音调）。
- 为什么要这样做？ 用数字计数器数无线电波，比用复杂传感器测量精确电压要容易得多。这节省了大量的空间和电力。
“现场可编程”的魔力：
通常，一旦芯片制造完成，神经元之间的连接就是固定的（就像预接线的电路板）。但这块芯片不同。它内置了一个可重构的交换台（类似于片上 FPGA）。
- 隐喻：想象一个有 100 个人的房间。在普通房间里，A 只能和 B 交谈。在这块芯片中，你可以使用遥控器瞬间重新布线，让 A 与 Z 交谈，或者让 B 与 C 交谈。你可以在不制造新芯片的情况下，瞬间改变网络的“形状”。

他们测试了什么？（“学校考试”）

为了证明他们的小型大脑有效，他们给它安排了三项不同的测试：

“回声”测试（记忆容量）：
他们喊出一个随机单词，然后问芯片：“我 5 秒前说了什么？”
- 结果：芯片能相当好地记住过去的输入，证明它拥有良好的“短期记忆”。
“混合”测试（非线性记忆）：
他们要求芯片记住的不仅仅是单词，而是单词的复杂混合（例如“我 2 秒前说的单词”乘以“我 5 秒前说的单词”）。
- 结果：芯片很好地处理了这些复杂的数学问题，表明它能做的不仅仅是简单的记忆。
“预测”测试（NARMA10）：
这是一个著名的难题，要求你根据最后 10 个数字预测混沌序列中的下一个数字。
- 结果：芯片以高精度预测了下一个数字，其性能与更大规模的基于模拟的模型相当。

结果：小、快、省

尺寸：整个大脑集成在一块2 毫米 x 2 毫米的芯片上。这比一粒米还要小。
效率：它几乎不消耗电力。每个“脉冲”（思维）仅消耗21.7 皮焦耳的能量。为了让你有个概念，这相当于单个光子的能量。
无需“翻译器”：大多数模拟芯片都需要昂贵且耗电的转换器（ADC）将其模拟信号转换为数字信号供计算机读取。这块芯片通过射频方法完全跳过了这一步，使其更加高效。

总结

研究人员在单颗芯片上构建了一个微型、可重构、超低功耗的大脑。他们没有试图模拟一个巨大的 AI，而是利用了一个充满噪声和脉冲神经元的“储层”，这些神经元像池塘里的涟漪一样自然地处理信息。他们证明，这块微型芯片在记忆和预测复杂模式方面，表现得与更大规模的系统一样出色，但所需的能量和空间却只是其零头。

他们并未声称：

他们并未声称这块芯片目前能运行像 ChatGPT 这样的聊天机器人。
他们并未声称它能诊断疾病或驾驶汽车。
他们并未声称它已准备好立即投入大规模消费产品。

他们仅仅证明了这种特定的架构在真实硬件上是可行的，能够高效地解决特定的数学和记忆基准测试，为未来更复杂的系统铺平了道路。

技术摘要：用于硬件储层计算的现场可编程脉冲神经网络 CMOS 实现

问题陈述
深度神经网络（DNN）和大语言模型（LLM）复杂性的日益增加给边缘部署带来了重大挑战，包括高功耗、大面积需求以及与基于云的处理相关的隐私问题。虽然脉冲神经网络（SNN）提供了一种低功耗替代方案，但模拟实现往往存在噪声敏感性和固定连接限制。此外，从模拟储层中提取内部状态通常需要模数转换器（ADC），这会引入显著的面积和功耗开销。现有的硬件储层计算（RC）实现通常缺乏可配置性，局限于特定拓扑结构或需要手动实现大型系统。

方法论
作者提出了一种新颖的、基于 CMOS 实现的、专为硬件储层计算设计的现场可编程神经网络架构。该系统集成了三个主要组件：

LIF 神经元电路：核心单元是一个采用 65nm CMOS 工艺制造的漏积分发放（LIF）神经元。它利用 MOS 电容（MOSCAP）进行积分，并将两个电压控制振荡器（VCO）——一个正相和一个反相——连接到电容电压（ $V_{cap}$ ）。VCO 产生频率（ $f(V_{cap})$ 和 $g(V_{cap})$ ），这些频率是内部状态的单调函数，从而允许以频率而非电压的形式读出神经元状态。
加权与连接：输入信号被转换为兴奋和抑制频率。这些信号通过一个“权重模块”，该模块根据数字配置位生成可调节宽度的脉冲。系统采用片上现场可编程门阵列（FPGA）框架，利用缓冲多路复用器实现神经元之间任意、可重构的连接，克服了以往模拟 RC 设计在距离和拓扑结构上的限制。
状态提取与优化：系统通过使用 50 MHz 计数器测量 VCO 频率来避免使用 ADC。这些计数值被序列化并通过多通道 SPI 接口读出。利用从仿真和校准点导出的线性回归模型，将频率转换回估计的 $V_{cap}$ 。
学习算法：硬件支持两种优化模式：
- FORCE 算法：一种基于反馈的学习方法，使用在外部 FPGA 加速器上实现的递归最小二乘法（RLS），以实时最小化储层输出与教学信号之间的误差。
- 开环优化：一种基于记录神经元状态和基准教学信号，使用最小二乘法（LSM）确定输出权重的方法。

主要贡献

硬件实现：设计并制造了基于 65nm CMOS 的 100 神经元储层芯片，具有紧凑的神经元面积，约为 540 个 NAND2 等效单元。
无 ADC 读出：一种新颖的状态提取机制，通过频率计数器将模拟内部状态转换为数字数据，消除了对高功耗 ADC 的需求。
现场可编程性：集成了片上路由框架，允许任意储层配置和动态重加权，从而在单片芯片上实现多样化的拓扑结构。
双模式学习：在物理硅片上展示了实时自适应学习（FORCE）和开环优化。

结果
该系统通过仿真和实际芯片测量进行了评估，使用了以下基准测试：

FORCE 学习：芯片成功跟踪了正弦波教学信号。对于 220 Hz 至 250 Hz 之间的输入频率，输出与教学信号之间的相关性达到约 80%。
线性记忆容量：该储层在延迟 $k=1$ 至$30 $范围内实现了总计 4.9 的线性记忆容量（$ MC$），其性能与仿真结果紧密吻合。
非线性记忆容量：使用勒让德多项式，系统展示了非线性衰退记忆能力，其性能趋势（奇次与偶次）与回声状态网络（ESN）理论一致。
NARMA10 任务：该系统解决了 10 阶非线性记忆预测任务。物理芯片在测试期间实现了 0.205 的归一化均方根误差（NRMSE），与 0.218 的仿真结果相当。
功耗与面积：神经元设计平均每个脉冲消耗 21.7 pJ 能量。芯片总面积为 $2 \times 2$ mm $^2$ ，其中神经元本身仅占总面积的约 5%，而路由和 I/O 逻辑占据了大部分面积。

意义与主张
作者声称，该架构为能够在边缘进行实时学习和推理的神经形态系统提供了一条可扩展、节能的途径。通过将紧凑的 LIF 设计与现场可编程连接及无 ADC 读出相结合，这项工作解决了模拟效率与数字灵活性之间的权衡。论文断言，在低功耗的小型单芯片上实现的 NARMA10 任务所展示的 NRMSE 性能，使该方法成为现实世界储层计算硬件的可行候选方案。作者指出，尽管当前的实现是一个概念验证，但它弥合了物理计算效率与神经网络灵活性之间的差距，为未来的混合智能系统铺平了道路。

宏观图景：芯片上的微型智能大脑

核心理念：“回声室”（储层计算）

芯片如何工作：“漏桶”与“收音机”

他们测试了什么？（“学校考试”）

结果：小、快、省

总结

类似论文