💻 computer science

CMOS Implementation of Field Programmable Spiking Neural Network for Hardware Reservoir Computing

Dit artikel presenteert een nieuwe CMOS-geïmplementeerde, veldprogrammeerbare spiking-neuraalnetwerkarchitectuur voor hardware-reservoircomputing die compacte, energiezuinige Leaky Integrate-and-Fire-neuronen integreert met programmeerbaarheid op basis van on-chip FPGA's om efficiënt real-time leren en inferentie te bereiken zonder analoge-naar-digitale converters.

Oorspronkelijke auteurs: Ckristian Duran, Nanako Kimura, Zolboo Byambadorj, Tetsuya Iizuka

Gepubliceerd 2026-05-18

📖 6 min leestijd🧠 Diepgaand

CC BY 4.0

Oorspronkelijke auteurs: Ckristian Duran, Nanako Kimura, Zolboo Byambadorj, Tetsuya Iizuka

Oorspronkelijk artikel gelicentieerd onder CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dit is een AI-gegenereerde uitleg van het onderstaande artikel. Het is niet geschreven of goedgekeurd door de auteurs. Raadpleeg het oorspronkelijke artikel voor technische nauwkeurigheid. Lees de volledige disclaimer

Het Grote Plaatje: Een Klein, Slim Brein op een Chip

Stel je voor dat je een super-slimme AI hebt, zoals een gigantisch taalmodel, maar dat het zo groot en energievretend is dat het een hele serverfarm ter grootte van een magazijn nodig heeft om te draaien. Het eet elektriciteit als een draak en past niet in je broekzak.

De onderzoekers in dit artikel wilden een kleine, energie-efficiënte versie van een slim brein bouwen die op één chip past (ongeveer de grootte van een vingernagel) en op zeer weinig stroom werkt. Ze probeerden geen gigantisch "Deep Learning"-brein te bouwen; in plaats daarvan bouwden ze een Spiking Neural Network (SNN).

Denk aan een standaard AI als een enorme bibliotheek waar je elk boek leest om een antwoord te vinden. Deze nieuwe chip is meer als een luidruchtige, drukke koffiezaak. In plaats van boeken te lezen, schreeuwen de neuronen (de mensen in de zaak) "spikes" (korte informatiebuien) naar elkaar. De magie zit hem in hoe deze schreeuwen echoën en door de kamer mengen.

Het Kernidee: De "Echo Kamer" (Reservoir Computing)

Het specifieke type brein dat ze bouwden, heet een Reservoir Computer.

De Analogie: Stel je voor dat je een steen in een vijver gooit. De rimpelingen verspreiden zich, stuitten tegen de randen en mengen zich in een complex patroon. Je hoeft niet elke enkele rimpeling te controleren. Je hoeft alleen maar het patroon van het wateroppervlak te bekijken om te begrijpen wat voor soort steen je hebt gegooid.
In de Chip: De "vijver" is een netwerk van 100 neuronen. Wanneer je een invoer geeft (zoals een geluid of een getal), beginnen de neuronen te "spiken" en creëren ze een complexe, vervagende echo van die invoer. De chip hoeft niet te leren hoe hij moet rimpelen; de fysica van de chip doet dat automatisch.
Het Leerdeel: Het enige wat de computer eigenlijk "leert", is hoe je de rimpelingen moet lezen. Het kijkt naar het chaotische patroon van de vijver en trekt een simpele lijn (een wiskundig filter) om te voorspellen wat er als volgt komt. Dit maakt leren ongelooflijk snel en energie-efficiënt.

Hoe de Chip Werkt: De "Lekkende Emmer" en de "Radio"

De onderzoekers bouwden dit met standaard computerchip-technologie (CMOS), maar met een slimme draai.

De Lekkende Emmer (De Neuron):
Elke neuron is als een emmer met een gat in de bodem.
- Wanneer een signaal binnenkomt, giet het water (elektriciteit) in de emmer.
- Door het gat lekt het water langzaam weg (dit is het "Lekkende" deel).
- Het waterniveau in de emmer vertegenwoordigt het "geheugen" van de neuron voor recente gebeurtenissen.
Het Radio Station (De VCO):
In plaats van alleen het waterniveau te meten, zet de chip dat waterniveau om in een radiofrequentie.
- Als de emmer vol is, zendt de radio een snelle frequentie uit (hoog toon).
- Als de emmer leeg is, zendt hij een trage frequentie uit (laag toon).
- Waarom dit doen? Het is veel gemakkelijker om radiogolven te tellen met een digitale teller dan om een exacte spanning te meten met een complexe sensor. Dit bespaart veel ruimte en stroom.
De "Field Programmable" Magie:
Meestal zijn, zodra een chip is gemaakt, de verbindingen tussen neuronen vastgelegd (zoals een voorbedrade printplaat). Deze chip is anders. Hij heeft een ingebouwde herconfigureerbaar schakelbord (zoals een on-chip FPGA).
- De Metafoor: Stel je een kamer voor met 100 mensen. In een normale kamer kan Persoon A alleen met Persoon B praten. In deze chip kun je met een afstandsbediening de kamer direct opnieuw bedraden zodat Persoon A met Persoon Z kan praten, of Persoon B met Persoon C. Je kunt de "vorm" van het netwerk direct veranderen zonder een nieuwe chip te bouwen.

Wat Hebben Ze Getest? (De "Schooltoetsen")

Om te bewijzen dat hun kleine brein werkt, gaven ze het drie verschillende tests:

De "Echo" Test (Geheugencapaciteit):
Ze riepen een willekeurig woord en vroegen de chip: "Wat heb ik 5 seconden geleden gezegd?"
- Resultaat: De chip kon de vorige invoer verrassend goed onthouden, wat bewijst dat het een goed "kortetermijngeheugen" heeft.
De "Mengen" Test (Niet-lineair Geheugen):
Ze vroegen de chip niet alleen het woord te onthouden, maar een complexe mix van woorden (zoals "Het woord dat ik 2 seconden geleden zei, vermenigvuldigd met het woord dat ik 5 seconden geleden zei").
- Resultaat: De chip ging deze complexe wiskundeproblemen goed aan, wat laat zien dat het meer kan dan alleen simpel geheugen.
De "Voorspelling" Test (NARMA10):
Dit is een beroemd, moeilijk wiskundeprobleem waarbij je het volgende getal in een chaotische reeks moet voorspellen op basis van de laatste 10 getallen.
- Resultaat: De chip voorspelde het volgende getal met hoge nauwkeurigheid, wat overeenkwam met de prestaties van veel grotere, op simulatie gebaseerde modellen.

De Resultaten: Klein, Snel en Goedkoop

Grootte: Het hele brein past op een 2mm x 2mm chip. Dat is kleiner dan een korrel rijst.
Efficiëntie: Het gebruikt bijna geen stroom. Elke "spike" (gedachte) kost slechts 21,7 picojoule aan energie. Om dat in perspectief te plaatsen: het is als de energie van één enkele foton licht.
Geen "Vertalers": De meeste analoge chips hebben dure, energievretende vertalers (ADC's) nodig om hun analoge signalen om te zetten in digitale signalen voor computers om te lezen. Deze chip slaat die stap volledig over door de radiofrequentiemethode te gebruiken, waardoor het nog efficiënter wordt.

Samenvatting

De onderzoekers bouwden een klein, herconfigureerbaar, ultra-laagvermogen brein op één enkele chip. In plaats van te proberen een gigantische AI te simuleren, gebruikten ze een "reservoir" van luidruchtige, spikende neuronen die informatie op natuurlijke wijze verwerken als rimpelingen in een vijver. Ze bewezen dat deze kleine chip net zo goed kan leren, onthouden en complexe patronen kan voorspellen als veel grotere systemen, maar met een fractie van de energie en ruimte.

Wat ze NIET beweerden:

Ze beweerden niet dat deze chip al een chatbot zoals ChatGPT kan draaien.
Ze beweerden niet dat het ziekten kan diagnosticeren of auto's kan besturen.
Ze beweerden niet dat het direct klaar is voor massale consumentenproducten.

Ze bewezen simpelweg dat deze specifieke architectuur werkt op echte hardware, specifieke wiskundige en geheugentoetsen efficiënt oplost, en de weg effent voor toekomstige, complexere systemen.

Technische Samenvatting: CMOS-implementatie van een Field Programmable Spiking Neural Network voor Hardware Reservoir Computing

Probleemstelling
De toenemende complexiteit van Deep Neural Networks (DNN's) en Large Language Models (LLM's) vormt aanzienlijke uitdagingen voor edge-deployments, waaronder hoog stroomverbruik, grote oppervlaktevereisten en privacyzorgen die gepaard gaan met cloudgebaseerde verwerking. Hoewel Spiking Neural Networks (SNN's) een energiezuinig alternatief bieden, lijden analoge implementaties vaak aan gevoeligheid voor ruis en beperkingen in vaste connectiviteit. Bovendien vereist het extraheren van interne toestanden uit analoge reservoirs doorgaans Analog-naar-Digitaal Converters (ADC's), wat aanzienlijke oppervlakte- en stroomoverhead introduceert. Bestaande hardware reservoir computing (RC)-implementaties missen vaak configureerbaarheid, zijn beperkt tot specifieke topologieën of vereisen een handmatige implementatie van grote systemen.

Methodologie
De auteurs stellen een nieuwe CMOS-implementatie voor van een field-programmeerbare neurale netwerkarchitectuur, ontworpen voor hardware reservoir computing. Het systeem integreert drie hoofdcomponenten:

LIF Neuron Circuit: De kernunit is een Leaky Integrate-and-Fire (LIF) neuron, vervaardigd in 65nm CMOS-technologie. Het maakt gebruik van een MOS-condensator (MOSCAP) voor integratie en twee Voltage-Controlled Oscillators (VCO's) — één positief en één negatief — die zijn verbonden met de condensatorspanning ( $V_{cap}$ ). De VCO's genereren frequenties ( $f(V_{cap})$ en $g(V_{cap})$ ) die monotoon zijn als functie van de interne toestand, waardoor de toestand van het neuron kan worden uitgelezen als frequentie in plaats van spanning.
Weging en Connectiviteit: Invoersignalen worden omgezet in excitatie- en inhibitiefrequenties. Deze signalen passeren een "weight module" die instelbare pulsbreedtes genereert op basis van digitale configuratiebits. Het systeem maakt gebruik van een on-chip Field-Programmable Gate Array (FPGA)-kader met gebruik van gepufferde multiplexers om willekeurige, herconfigureerbare connectiviteit tussen neuronen mogelijk te maken, waarmee de afstand- en topologielimieten van eerdere analoge RC-ontwerpen worden overwonnen.
Toestandsextractie en Optimalisatie: Het systeem vermijdt ADC's door de VCO-frequenties te meten met 50 MHz-tellers. Deze tellerwaarden worden geserialiseerd en uitgelezen via een multi-kanaals SPI-interface. De frequenties worden teruggeconverteerd naar een geschatte $V_{cap}$ met behulp van lineaire regressiemodellen die zijn afgeleid van simulaties en kalibratiepunten.
Leeralgoritmen: De hardware ondersteunt twee optimalisatiemodi:
- FORCE-algoritme: Een feedback-gebaseerde leermethode die Recursive Least Squares (RLS) gebruikt, geïmplementeerd op een externe FPGA-accelerator om de fout tussen de reservoiroutput en een leersignaal in real-time te minimaliseren.
- Open-loop optimalisatie: Een methode die de Least Squares Method (LSM) gebruikt om outputgewichten te bepalen op basis van opgenomen neurontoestanden en referentieleersignalen.

Belangrijkste Bijdragen

Hardware-implementatie: Het ontwerp en de fabricage van een reservoirchip met 100 neuronen in 65nm CMOS, met een compact neuronoppervlak van ongeveer 540 NAND2-equivalente eenheden.
ADC-vrije uitlezing: Een nieuw mechanisme voor toestandsextractie dat analoge interne toestanden omzet in digitale data via frequentietellers, waardoor de noodzaak voor stroomvretende ADC's wordt geëlimineerd.
Field-programmeerbaarheid: Integratie van een on-chip routingkader dat willekeurige reservoirconfiguraties en dynamische herweging mogelijk maakt, waardoor diverse topologieën op één chip kunnen worden gerealiseerd.
Dual-mode leren: Demonstratie van zowel adaptief leren in real-time (FORCE) als open-loop optimalisatie op fysiek silicium.

Resultaten
Het systeem werd geëvalueerd via simulatie en daadwerkelijke chipmetingen met de volgende benchmarks:

FORCE-leren: De chip slaagde erin sinusgolf-leersignalen te volgen. De correlatie tussen de output en het leersignaal bereikte ongeveer 80% voor invoerfrequenties tussen 220 Hz en 250 Hz.
Lineaire geheugencapaciteit: Het reservoir bereikte een totale lineaire geheugencapaciteit ($MC$) van 4,9 voor vertragingen $k=1$ tot $30$, met prestaties die nauw overeenkwamen met simulatieresultaten.
Niet-lineaire geheugencapaciteit: Met behulp van Legendre-polynomen demonstreerde het systeem niet-lineaire vervagende geheugencapaciteiten, met prestatietrends (oneven versus even graden) die consistent zijn met de Echo State Network (ESN)-theorie.
NARMA10-taak: Het systeem loste de voorspellingsopdracht voor niet-lineair geheugen van de 10e orde op. De fysieke chip bereikte tijdens het testen een Genormaliseerde Root Mean Square Error (NRMSE) van 0,205, vergelijkbaar met het simulatieresultaat van 0,218.
Vermogen en Oppervlakte: Het neuronontwerp verbruikt gemiddeld 21,7 pJ per puls. Het totale chipoppervlak is $2 \times 2$ mm $^2$ , waarbij de neuronen zelf slechts ongeveer 5% van het totale oppervlak innemen, terwijl routing en I/O-logica het grootste deel van de voetafdruk vormen.

Betekenis en Claims
De auteurs beweren dat deze architectuur een schaalbare, energie-efficiënte weg biedt voor neuromorfe systemen die in staat zijn tot real-time leren en inferentie aan de edge. Door een compact LIF-ontwerp te combineren met field-programmeerbare connectiviteit en ADC-vrije uitlezing, adresseert het werk de afwegingen tussen analoge efficiëntie en digitale flexibiliteit. Het artikel stelt dat de gedemonstreerde NRMSE-prestaties op de NARMA10-taak, bereikt op één kleine chip met laag stroomverbruik, deze aanpak positioneren als een levensvatbare kandidaat voor reservoir computing-hardware in de echte wereld. De auteurs merken op dat de huidige implementatie een proof-of-concept is, maar dat deze de kloof overbrugt tussen fysieke rekenefficiëntie en flexibiliteit van neurale netwerken, en zo de weg effent voor toekomstige hybride intelligente systemen.