Influence of Parallelism in Vector-Multiplication Units on Correlation Power Analysis

问题陈述
随着神经网络（NN）在资源受限的边缘设备上的部署日益增加，模型机密性面临着显著的安全风险。虽然硬件加速器常被用于通过并行处理来提升推理性能，但它们也改变了侧信道分析（SCA）所利用的物理泄漏特性。具体而言，传统的相关功率分析（CPA）攻击主要针对顺序执行或非高度并行的实现，而面对向量乘法单元（其中多个神经元同时处理相同的输入）时，这类攻击面临着新的挑战。现有研究表明，在高度并行的加速器中，全局功耗或电磁（EM）辐射可能不足以进行参数提取，然而，目前仍缺乏关于并行度如何定量降低 CPA 成功率的正式分析。本文旨在解决的核心问题是：确定并行度的阈值，超过该阈值后，基于全局功耗的 CPA 将无法实现对全连接层中神经元权重的提取。

方法论
作者采用结合理论与实验的方法来建模并行度对 CPA 成功率的影响：

1. 理论建模：

   • 功率模型： 本研究对由处理单元（PE）阵列组成的向量乘法单元的总功耗（$P_{total}$）进行建模。研究假设了一个理想化场景，即最小化恒定分量和噪声分量，重点关注数据相关分量（$P_{data}$）和操作相关分量（$P_{op}$）。
   • 统计依赖性： 不同于加密算法中并行组件通常处理独立数据的情况，本研究指出，在神经网络向量乘法中，所有 PE 同时处理相同的输入值，但使用不同的权重。这导致了不同 PE 之间功率消耗的统计依赖性。
   • 相关性分析： 作者推导了描述正确权重假设与总功耗之间的相关系数（$\rho$）的方程，该系数是正确权重假设关于并行 PE 数量（$n_{PE}$）的函数。他们利用汉明重量（HW）和汉明距离（HD）模型来模拟中间结果的功率迹。
   • 信噪比（SNR）： 研究分析了 SNR 与 CPA 成功率之间的关系，确立了一个边界，在该边界处，正确假设的相关性会降至错误假设之下。

2. 实验验证：

   • 硬件实现： 向量乘法单元在 Xilinx Artix-7 FPGA（NewAE Technology CW305 板卡）上实现。该设计允许动态调整并行 PE 的数量（从 1 到 64 个）。
   • 参数： 系统使用 8 位量化的权重和输入，中间结果使用 32 位寄存器。FPGA 运行频率为 1 MHz，以防止跨时钟周期的功耗重叠。
   • 测量： 通过分流电阻测量并放大功耗，采样频率为 625 MHz。攻击目标是提取在其他 PE 与不同权重并行工作时，特定 PE 所处理的权重。
   • 攻击策略： 作者测试了在乘加（MAC）操作序列中的不同时间点（$\tau$）的 CPA，特别针对第一次乘法（$\tau=0$）以及随后的寄存器切换（$\tau=1, \tau=7$）。

核心贡献

1. 理论行为描述： 本文提供了关于并行数据处理如何影响向量乘法单元功耗的理论描述，特别强调了由共享输入引入的统计依赖性。
2. 量化并行度影响： 作者推导了方程（特别是方程 7 及其变体），描述了随着并行 PE 数量增加，正确权重假设的相关系数呈指数级下降的过程。
3. 可行性边界： 研究建立了一个实际的 CPA 可行性边界。研究发现，对于所测试的实现，当 8 个或更多 PE 并行运行时，基于全局功率的 CPA 失效；而理论模型在理想条件下建议的阈值略高（约为 15 个 PE）。
4. 方程验证： 用于描述相关性衰减的推导方程通过实际 FPGA 测量得到了验证，显示出模拟数据与测量数据之间高度接近。

结果

• 相关性衰减： 随着并行 PE 数量的增加，正确假设的相关系数呈指数级下降。研究针对不同的时间点（$\tau=0, 3, 7$）提供了具体的插值函数。
• 攻击可行性阈值：
  • 理论上： 正确假设的相关性在约 15 个并行 PE 之前仍能与错误假设区分开。超过此数值后，SNR 降至必要阈值以下（平均约为 0.045，最坏情况下为 0.1）。
  • 实验上： FPGA 上的实际测量显示，当并行 PE 仅为 8 个时，攻击就变得不可行。此时，SNR 降至 ~0.02 以下，且错误假设开始表现出比正确假设更高的相关系数。
• 时间点敏感性： 针对较晚的 MAC 操作（例如 $\tau=7$）进行攻击，由于中间结果变得更加不相干，其鲁棒性略高于针对第一次乘法（$\tau=0$）的攻击。然而，即使针对较晚的时间点，在实验设置中，超过 8 个并行 PE 后攻击依然失效。
• 输入分布： 研究确认，权重的统计分布（均匀分布 vs 正态分布）不会显著影响 CPA 的成功率，因为攻击依赖于输入的统计依赖性，而非特定的权重数值。

意义与主张
本文声称提供了关于 AI 加速器中的并行向量乘法如何影响基于相关性的侧信道攻击成功率的首个详细分析。其主要意义在于定义了神经网络提取中全局功率分析的极限：

• 它证明了对于具有高并行度（特别是测试配置中的 $\ge 8$ 个 PE）的向量乘法单元，全局功耗不足以提取权重。
• 它确立了对于此类高度并行的加速器，需要使用局部 EM 测量来隔离单个 PE 的泄漏（具体而言，探针需具备分辨不超过 4–15 个 PE 的能力，具体取决于特定的 SNR 和并行度）。
• 推导出的方程允许设计者和攻击者根据特定硬件实现的并行程度来估计 CPA 攻击的可行性，而无需针对每种配置进行详尽的物理测量。

作者保持了审慎的态度，指出其发现是基于特定的量化实现和理想化的噪声假设，但观察到的趋势预计在类似的向量乘法架构中同样适用。他们明确表示，其研究重点在于并行环境下通过功率分析进行参数（权重）提取的难度，而非针对架构本身的可提取性。