Influence of Parallelism in Vector-Multiplication Units on Correlation Power Analysis

問題提起
エッジデバイスへのニューラルネットワーク（NN）の導入が進むにつれ、モデルの機密性に関する重大なセキュリティリスクが生じています。ハードウェアアクセラレータは、並列処理を通じて推論性能を向上させるために一般的に使用されますが、これは同時に、サイドチャネル解析（SCA）によって悪用される物理的な漏洩特性をも変化させます。具体的には、従来は逐次処理または高度に並列化されていない実装を対象としていた相関電力解析（CPA）攻撃は、複数のニューロンが同じ入力を同時に処理するベクトル乗算ユニットに対して適用する場合、新たな課題に直面します。既存の研究では、高度に並列化されたアクセラレータにおいて、グローバルな消費電力や電磁（EM）放射はパラメータ抽出には不十分である可能性が示唆されていますが、並列度の高さがCPAの成功率を定量的にどのように低下させるかについての正式な分析は不足していました。本研究が取り組む核心的な問題は、全結合層におけるニューロンの重みを抽出するために、グローバルな電力ベースのCPAが不可能となる並列度の閾値を決定することです。

手法
著者らは、並列度がCPAの成功に与える影響をモデル化するために、理論的および実験的なアプローチを組み合わせて採用しています。

1. 理論的モデリング:

   • 電力モデル: 本研究では、プロセッシングエレメント（PE）のアレイで構成されるベクトル乗算ユニットの総消費電力（$P_{total}$）をモデル化します。ここでは、定数成分およびノイズ成分が最小限に抑えられた理想的なシナリオを想定し、データ依存成分（$P_{data}$）と演算依存成分（$P_{op}$）に焦点を当てています。
   • 統計的依存性: 並列コンポーネントが独立したデータを処理することが多い暗号アルゴリズムとは異なり、本研究ではNNのベクトル乗算において、すべてのPEが同時に「同じ」入力値を処理しながらも、異なる重みを処理している点に着目しています。これにより、異なるPE間の消費電力の間に統計的な依存関係が生じます。
   • 相関解析: 著者らは、正しい重みの仮説と総消費電力との間の相関係数（$\rho$）を、並列PE数（$n_{PE}$）の関数として記述する方程式を導出します。中間結果の電力トレースをシミュレートするために、ハミング重み（HW）およびハミング距離（HD）モデルを利用します。
   • 信号対雑音比（SNR）: 本研究では、SNRとCPAの成功率の関係を分析し、正しい仮説の相関が誤った仮説の相関を下回る境界を確立します。

2. 実験による検証:

   • ハードウェア実装: ベクトル乗算ユニットをXilinx Artix-7 FPGA（NewAE Technology CW305ボード）上に実装しました。この設計により、並列PEの数を1から最大64まで動的に調整することが可能です。
   • パラメータ: システムは8ビット量子化された重みと入力を使用し、中間結果には32ビットレジスタを使用します。クロックサイクル間での消費電力の重なりを防ぐため、FPGAは1 MHzで動作します。
   • 測定: 消費電力はシャント抵抗を介して測定・増幅され、625 MHzでサンプリングされます。攻撃は、他のPEが異なる重みを用いて並列動作している中で、特定のPEによって処理される重みの抽出をターゲットとしています。
   • 攻撃戦略: MAC（積和演算）シーケンス内の特定の時点（$\tau=0$ の最初の乗算、および後続のレジスタ切り替え $\tau=1, 7$）を標的として、CPAのテストを行います。

主な貢献

1. 理論的な振る舞いの記述: 本論文は、ベクトル乗算ユニットにおける並列データ処理が消費電力にどのように影響するかについての理論的な記述を提供しており、特に共有入力によって導入される統計的依存性を強調しています。
2. 並列度の影響の定量化: 著者らは、正しい重みの仮説に対する相関係数の指数関数的な減少を記述する方程式（具体的には式7とその変種）を導出しました。
3. 実現可能性の境界: 本研究は、CPAの実現可能性に関する実用的な境界を確立しました。テストされた実装においては、8つ以上のPEが並列動作するとグローバルな電力ベースのCPAが失敗することを示しましたが、理想的な条件下での理論モデルでは、これよりわずかに高い閾値（約15 PE）が示唆されています。
4. 方程式の検証: 相関の減衰を記述する導出された方程式は、実際のFPGA測定値に対して検証されており、シミュレーションと実測データの間の近似が良好であることを示しています。

結果

• 相関の減衰: 並列PEの数が増えるにつれて、正しい仮説の相関係数は指数関数的に減少します。本研究では、異なる時点（$\tau=0, 3, 7$）に対する具体的な補間関数を提供しています。
• 攻撃の実現可能性の閾値:
  • 理論的: 正しい仮説の相関は、約15個の並列PEまで、誤った仮説から区別可能です。これを超えると、SNRが必要な閾値（平均約0.045、ワーストケースでは0.1）を下回ります。
  • 実験的: FPGA上での実測では、わずか8個の並列PEで攻撃が不可能になることが示されました。この時点でSNRは~0.02を下回り、誤った仮説が正しいものよりも高い相関係数を示すようになります。
• 時点への感度: 後続のMAC演算（例：$\tau=7$）をターゲットにすることは、中間結果がより分離するため、最初の乗算（$\tau=0$）をターゲットにするよりもわずかに高い堅牢性を提供します。しかし、後の時点を用いたとしても、実験環境では8個以上の並列PEで攻撃は失敗します。
• 入力分布: 重みの統計的分布（一様分布 vs 正規分布）は、CPAの成功率に大きな影響を与えないことが確認されました。これは、攻撃が特定の重み値ではなく、入力の統計的依存性に依存しているためです。

意義と主張
本論文は、AIアクセラレータにおける並列ベクトル乗算が相関ベースのサイドチャネル攻撃の成功にどのように影響するかについて、詳細な分析を行った最初の研究であると主張しています。その主な意義は、NN抽出におけるグローバルな電力解析の限界を定義することにあります。

• 本研究は、グローバルな消費電力は、高い並列性を持つ（具体的にはテストされた構成で8個以上のPEを持つ）ベクトル乗算ユニットから重みを抽出するには不十分であることを示しています。
• このような高度に並列化されたアクセラレータに対しては、個々のPEの漏洩を分離するために、局所的なEM測定が必要であることを確立しています（具体的には、特定のSNRと並列度に応じて、4〜15個のPEを解像できるプローブが必要です）。
• 導出された方程式により、設計者や攻撃者は、個々のハードウェア構成に対して網羅的な物理測定を行うことなく、特定のハードウェア実装におけるCPA攻撃の実現可能性を推定することができます。

著者らは、これらの知見が特定の量子化実装と理想的なノイズ仮定に基づいていることを踏まえ、控えめな立場を維持していますが、観察された傾向は同様のベクトル乗算アーキテクチャにも当てはまると考えています。また、彼らは、アーキテクチャ自体は他の手段で抽出可能であることを前提としており、本研究の貢献は、並列環境におけるパラメータ（重み）抽出の困難さに厳密に焦点を当てたものであることを明示しています。