Influence of Parallelism in Vector-Multiplication Units on Correlation Power Analysis

Énoncé du Problème
Le déploiement croissant de réseaux de neurones (NN) sur des dispositifs de bordure (edge devices) aux ressources limitées introduit des risques de sécurité importants concernant la confidentialité des modèles. Bien que les accélérateurs matériels soient couramment utilisés pour améliorer les performances d'inférence grâce au traitement parallèle, ils modifient également les caractéristiques de fuite physique exploitées par l'analyse par canaux auxiliaires (SCA). Plus précisément, les attaques par analyse de corrélation de puissance (CPA), qui ciblent traditionnellement les implémentations séquentielles ou non hautement parallélisées, font face à de nouveaux défis lorsqu'elles sont appliquées aux unités de multiplication vectorielle où plusieurs neurones traitent simultanément la même entrée. Les recherches existantes indiquent que la consommation de puissance globale ou les émissions électromagnétiques (EM) peuvent être insuffisantes pour l'extraction de paramètres dans les accélérateurs hautement parallèles, pourtant une analyse formelle de la manière dont le degré de parallélisme dégrade quantitativement le taux de réussite de la CPA faisait défaut. Le problème central abordé est de déterminer le seuil de parallélisme au-delà duquel la CPA basée sur la puissance globale devient irréalisable pour l'extraction des poids de neurones dans les couches entièrement connectées (fully-connected).

Méthodologie
Les auteurs emploient une approche combinée, théorique et expérimentale, pour modéliser l'impact du parallélisme sur le succès de la CPA :

1. Modélisation Théorique :

   • Modèle de Puissance : L'étude modélise la consommation de puissance totale ($P_{total}$) d'une unité de multiplication vectorielle composée d'un réseau d'éléments de traitement (PE). Elle suppose un scénario idéalisé où les composantes constantes et de bruit sont minimisées, en se concentrant sur les composantes dépendantes des données ($P_{data}$) et des opérations ($P_{op}$).
   • Dépendance Statistique : Contra// aux algorithmes cryptographiques où les composants parallèles traitent souvent des données indépendantes, l'étude note que dans la multiplication vectorielle des NN, tous les PE traitent la même valeur d'entrée simultanément mais avec des poids différents. Cela crée une dépendance statistique entre la consommation de puissance des différents PE.
   • Analyse de Corrélation : Les auteurs dérivent des équations pour décrire le coefficient de corrélation ($\rho$) entre une hypothèse de poids correct et la consommation de puissance totale en fonction du nombre de PE parallèles ($n_{PE}$). Ils utilisent les modèles de poids de Hamming (HW) et de distance de Hamming (HD) pour simuler les traces de puissance des résultats intermédiaires.
   • Rapport Signal sur Bruit (SNR) : L'étude analyse la relation entre le SNR et le succès de la CPA, établissant une limite où la corrélation de l'hypothèse correcte tombe en dessous de celle des hypothèses incorrectes.

2. Validation Expérimentale :

   • Implémentation Matérielle : Une unité de multiplication vectorielle a été implémentée sur un FPGA Xilinx Artix-7 (Carte NewAE Technology CW305). La conception permet l'ajustement dynamique du nombre de PE parallèles (de 1 jusqu'à 64).
   • Paramètres : Le système utilise des poids et des entrées quantifiés sur 8 bits, avec des registres de 32 bits pour les résultats intermédiaires. Le FPGA fonctionne à 1 MHz pour éviter le chevauchement de la consommation de puissance entre les cycles d'horloge.
   • Mesure : La consommation de puissance a été mesurée via une résistance de shunt et amplifiée, échantillonnée à 625 MHz. L'attaque cible l'extraction des poids traités par un PE spécifique pendant que d'autres PE opèrent en parallèle avec des poids différents.
   • Stratégie d'Attaque : Les auteurs testent la CPA à différents points temporels ($\tau$) au sein de la séquence d'opération MAC (Multiply-and-Accumulate), en ciblant spécifiquement la première multiplication ($\tau=0$) et les commutations de registres suivantes ($\tau=1, \tau=7$).

Contributions Clés

1. Description Comportementale Théorique : L'article fournit une description théorique de la manière dont le traitement de données parallèles dans les unités de multiplication vectorielle affecte la consommation de puissance, en soulignant spécifiquement la dépendance statistique introduite par les entrées partagées.
2. Quantification de l'Impact du Parallélisme : Les auteurs dérivent des équations (spécifiquement l'Éq. 7 et ses variantes) qui décrivent la diminution exponentielle du coefficient de corrélation pour l'hypothèse de poids correcte à mesure que le nombre de PE parallèles augmente.
3. Limite de Faisabilité : L'étude établit une limite pratique pour la faisabilité de la CPA. Elle identifie que pour l'implémentation testée, la CPA basée sur la puissance globale échoue lorsque 8 ou plus de PE opèrent en parallèle, tandis que les modèles théoriques suggèrent un seuil légèrement plus élevé (environ 15 PE) sous des conditions idéalisées.
4. Validation des Équations : Les équations dérivées décrivant la décroissance de la corrélation sont validées par rapport aux mesures pratiques sur FPGA, montant une approximation étroite entre les données simulées et mesurées.

Résultats

• Décroissance de la Corrélation : À mesure que le nombre de PE parallèles augmente, le coefficient de corrélation pour l'hypothèse correcte diminue exponentiellement. L'étude fournit des fonctions d'interpolation spécifiques pour différents points temporels ($\tau=0, 3, 7$).
• Seuil de Faisabilité de l'Attaque :
  • Théorique : La corrélation de l'hypothèse correcte reste distinguable des hypothèses incorrectes jusqu'à environ 15 PE parallèles. Au-delà de cela, le SNR tombe en dessous du seuil nécessaire (environ 0,045 en moyenne, 0,1 dans le pire des cas).
  • Expérimental : Les mesures pratiques sur le FPGA montrent que l'attaque devient irréalisable avec seulement 8 PE parallèles. À ce stade, le SNR tombe en dessous de ~0,02, et les hypothèses incorrectes commencent à présenter des coefficients de corrélation plus élevés que l'hypothèse correcte.
• Sensibilité au Point Temporel : Cibler les opérations MAC ultérieures (par exemple, $\tau=7$) offre une robustesse légèrement supérieure à celle du ciblage de la première multiplication ($\tau=0$) car les résultats intermédiaires deviennent plus disjoints. Cependant, même avec des points temporels ultérieurs, l'attaque échoue au-delà de 8 PE parallèles dans la configuration expérimentale.
• Distribution des Entrées : L'étude confirme que la distribution statistique des poids (uniforme vs normale) n'impacte pas significativement le taux de réussite de la CPA, car l'attaque repose sur la dépendance statistique de l'entrée plutôt que sur les valeurs de poids spécifiques.

Signification et Revendications
L'article affirme fournir la première analyse détaillée de la manière dont les multiplications vectorielles parallèles dans les accélérateurs d'IA affectent le succès des attaques par canaux auxiliaires basées sur la corrélation. Sa principale signification réside dans la définition des limites de l'analyse de puissance globale pour l'extraction de NN :

• Il démontre que la consommation de puissance globale est insuffisante pour extraire les poids des unités de multiplication vectorielle présentant un parallélisme élevé (spécifiquement $\ge 8$ PE dans la configuration testée).
• Il établit que pour de tels accélérateurs hautement parallèles, des mesures EM localisées sont nécessaires pour isoler la fuite de chaque PE individuel (spécifiquement, des sondes capables de résoudre pas plus de 4 à 15 PE, selon le SNR et le parallélisme spécifiques).
• Les équations dérivées permettent aux concepteurs et aux attaquants d'estimer la faisabilité des attaques CPA basées sur le degré de parallélisme dans une implémentation matérielle spécifique, sans avoir besoin d'effectuer des mesures physiques exhaustives pour chaque configuration.

Les auteurs maintiennent une position modeste, notant que leurs conclusions sont basées sur des implémentations quantifiées spécifiques et des hypothèses de bruit idéalisées, mais que les tendances observées devraient se maintenir pour des architectures de multiplication vectorielle similaires. Ils précisent explicitement que l'architecture elle-même est supposée extractible par d'autres moyens, concentrant leur contribution strictement sur la difficulté de l'extraction de paramètres (poids) via l'analyse de puissance dans des environnements parallèles.