Influence of Parallelism in Vector-Multiplication Units on Correlation Power Analysis

Declaração do Problema
A crescente implantação de Redes Neurais (NNs) em dispositivos de borda com recursos limitados introduz riscos significos de segurança em relação à confidencialidade do modelo. Embora aceleradores de hardware sejam comumente utilizados para aumentar o desempenho de inferência por meio de processamento paralelo, eles também alteram as características de vazamento físico exploradas pela Análise de Canal Lateral (SCA). Especificamente, ataques de Análise de Correlação de Potência (CPA), que tradicionalmente visam implementações sequenciais ou não altamente paralelizadas, enfrentam novos desafios quando aplicados a unidades de multiplicação vetorial onde múltiplos neurônios processam a mesma entrada simultaneamente. Pesquisas existentes indicam que o consumo de potência global ou as emissões eletromagnéticas (EM) podem ser insuficientes para a extração de parâmetros em aceleradores altamente paralelos, contudo, uma análise formal de como o grau de paralelismo degrada quantitativamente a taxa de sucesso do CPA tem sido inexistente. O problema central abordado é determinar o limiar de paralelismo além do qual o CPA baseado em potência global torna-se inviável para a extração de pesos de neurônios em camadas totalmente conectadas (fully-connected).

Metodologia
Os autores empregam uma abordagem combinada teórica e experimental para modelar o impacto do paralelismo no sucesso do CPA:

1. Modelagem Teórica:

   • Modelo de Potência: O estudo modela o consumo de potência total ($P_{total}$) de uma unidade de multiplicação vetorial consistindo em um arranjo de Elementos de Processamento (PEs). Assume-se um cenário idealizado onde componentes constantes e de ruído são minimizados, focando nos componentes dependentes de dados ($P_{data}$) e dependentes de operação ($P_{op}$).
   • Dependência Estatística: Diferente de algoritmos criptográficos onde componentes paralelos frequentemente processam dados independentes, o estudo observa que, na multiplicação vetorial de NN, todos os PEs processam o mesmo valor de entrada simultaneamente, mas com pesos diferentes. Isso cria uma dependência estatística entre o consumo de potência de diferentes PEs.
   • Análise de Correlação: Os autores derivam equações para descrever o coeficiente de correlação ($\rho$) entre uma hipótese de peso correta e o consumo de potência total como uma função do número de PEs paralelos ($n_{PE}$). Eles utilizam modelos de Peso de Hamming (HW) e Distância de Hamming (HD) para simular traços de potência para resultados intermediários.
   • Relação Sinal-Ruído (SNR): O estudo analisa a relação entre SNR e o sucesso do CPA, estabelecendo um limite onde a correlação da hipótese correta cai abaixo daquelas das hipóteses incorretas.

2. Validação Experimental:

   • Implementação de Hardware: Uma unidade de multiplicação vetorial foi implementada em um FPGA Xilinx Artix-7 (Placa NewAE Technology CW305). O design permite o ajuste dinâmico do número de PEs paralelos (de 1 até 64).
   • Parâmetros: O sistema utiliza pesos e entradas quantizados de 8 bits, com registradores de 32 bits para resultados intermediários. O FPGA opera a 1 MHz para evitar a sobreposição de consumo de potência entre os ciclos de clock.
   • Medição: O consumo de potência foi medido via um resistor shunt e amplificado, amostrado a 625 MHz. O ataque visa a extração de pesos processados por um PE específico enquanto outros PEs operam em paralelo com pesos diferentes.
   • Estratégia de Ataque: Os autores testam o CPA em diferentes pontos temporais ($\tau$) dentro da sequência da operação MAC (Multiply-and-Accumulate), visando especificamente a primeira multiplicação ($\tau=0$) e as trocas de registro subsequentes ($\tau=1, \tau=7$).

Principais Contribuições

1. Descrição Comportamental Teórica: O artigo fornece uma descrição teórica de como o processamento de dados paralelo em unidades de multiplicação vetorial afeta o consumo de potência, destacando especificamente a dependência estatística introduzida por entradas compartilhadas.
2. Quantificação do Impacto do Paralelismo: Os autores derivam equações (especificamente a Eq. 7 e suas variantes) que descrevem a diminuição exponencial no coeficiente de correlação para a hipótese de peso correta conforme o número de PEs paralelos aumenta.
3. Limiar de Viabilidade: O estudo estabelece um limite prático para a viabilidade do CPA. Identifica que, para a implementação testada, o CPA baseado em potência global falha quando 8 ou mais PEs operam em paralelo, enquanto modelos teóricos sugerem um limiar ligeiramente superior (cerca de 15 PEs) sob condições idealizadas.
4. Validação de Equações: As equações derivadas que descrevem o decaimento da correlação são validadas contra medições práticas de FPGA, mostrando uma aproximação próxima entre os dados simulados e medidos.

Resultados

• Decaimento da Correlação: À medida que o número de PEs paralelos aumenta, o coeficiente de correlação para a hipótese correta diminui exponencialmente. O estudo fornece funções de interpolação específicas para diferentes pontos temporais ($\tau=0, 3, 7$).
• Limiar de Viabilidade do Ataque:
  • Teórico: A correlação da hipótesa correta permanece distinguível das hipóteses incorretas até aproximadamente 15 PEs paralelos. Além disso, o SNR cai abaixo do limiar necessário (aprox. 0,045 em média, 0,1 nos piores casos).
  • Experimental: Medições práticas no FPGA mostem que o ataque torna-se inviável com apenas 8 PEs paralelos. Neste ponto, o SNR cai abaixo de ~0,02, e hipóteses incorretas começam a exibir coeficientes de correlação superiores ao da correta.
• Sensibilidade do Ponto Temporal: Visar operações MAC posteriores (ex: $\tau=7$) oferece uma robustez ligeiramente maior do que visar a primeira multiplicação ($\tau=0$) porque os resultados intermediários tornam-se mais disjuntos. No entanto, mesmo com pontos temporais posteriores, o ataque falha além de 8 PEs paralelos na configuração experimental.
• Distribuição de Entrada: O estudo confirma que a distribuição estatística dos pesos (uniforme vs. normal) não impacta significativamente a taxa de sucesso do CPA, pois o ataque depende da dependência estatística da entrada, e não dos valores específicos dos pesos.

Significância e Alegações
O artigo afirma fornecer a primeira análise detalhada de como as multiplicações vetoriais paralelas em aceleradores de IA afetam o sucesso de ataques de canal lateral baseados em correlação. Sua principal significância reside em definir os limites da análise de potência global para extração de NN:

• Demonstra que o consumo de potência global é insuficiente para extrair pesos de unidades de multiplicação vetorial com alto paralelismo (especificamente $\ge 8$ PEs na configuração testada).
• Estabelece que, para tais aceleradores altamente paralelos, medições EM localizadas são necessárias para isolar o vazamento de PEs individuais (especificamente, sondas capazes de resolver não mais que 4–15 PEs, dependendo do SNR e paralelismo específicos).
• As equações derivadas permitem que projetistas e atacantes estimem a viabilidade de ataques CPA com base no grau de paralelismo em uma implementação de hardware específica, sem a necessidade de realizar medições físicas exaustivas para cada configuração.

Os autores mantêm uma postura modesta, observando que suas descobertas baseiam-se em implementações quantizadas específicas e suposições de ruído idealizadas, mas as tendências observadas devem se manter para arquiteturas de multiplicação vetorial similares. Eles declaram explicitamente que a arquitetura em si é assumida como extraível por outros meios, focando sua contribuição estritamente na dificuldade de extração de parâmetros (pesos) via análise de potência em ambientes paralelos.