2-Terminal refresh-free memory for high-density and low power consumption during data retention
本文提出了一种用于 1T-DRAM 应用的高密度、低功耗两端无刷新存储单元，该单元利用具有多晶硅层和缓冲层的多层 Si/SiGe 纳米线结构，以实现卓越的数据保持能力、快速的操作速度和极低的待机电流。
原始论文采用 CC BY 4.0 许可（https://creativecommons.org/licenses/by/4.0/）。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。 阅读完整免责声明
在现代计算领域，存储活跃数据的内存是在速度、容量和功耗之间进行的微妙平衡。这就是动态随机存取存储器（DRAM）的领域，它是维持计算机平稳运行的功臣。几十年来，工程师们不断缩小这些存储单元的尺寸，以便在单个芯片中容纳更多信息。然而，随着这些单元的缩小，它们很难长时间保持电荷以维持其有效性。为了防止数据消逝，计算机必须不断地“刷新”内存，每秒钟检查并为每个单元充电数千次。这一过程消耗了大量的能量并降低了系统速度，随着设备对容量需求的增加，这造成了性能瓶颈。研究人员尝试过各种修复方法，例如构建更高、更复杂的结构或使用特殊的绝缘材料，但这些方法往往使制造变得过于困难或昂贵。理想的解决方案是一种无需持续刷新、功耗极低，且仅需两个电气连接即可适应微小空间的存储单元。
来自浦项科技大学和三星电子的研究团队提出了一种旨在解决这一问题的全新设计。他们开发了一种两端子存储单元，可以在无需定期刷新的情况下保留数据，同时消耗极微小的功率。该器件被构建为一个微小的纳米线，即一个横截面积为 20 × 20 nm² 的微观材料细丝。在这根导线内部，科学家们排列了一套特定的层级结构：硅核心、由硅锗组成的存储部分以及缓冲层，所有这些都被包裹在一个多晶硅外壳中。这种架构使该单元能够占据极小的占地面积，使其适用于高密度存储芯片，但真正的创新在于它如何管理电荷的流动。
这类存储器的核心挑战在于如何将被称为“空穴”的正电荷长时间困在存储区域内，以代表“1”状态。在以往的设计中，这些电荷会迅速泄漏，或者需要高电压来维持，从而导致高功耗。这种新器件利用了材料本身的巧妙技巧。通过将硅锗存储区置于纯硅旁边，研究人员创建了一个天然的能量势垒，它像一座大坝一样，防止空穴从存储区域扩散出去。这个势垒确保了即使在降低电压时，数据也能保持原位。此外，周围的多晶硅层有助于引导电势，使空穴精确地聚集在需要的地方，而不是无谓地扩散。这种精确的控制使得器件能够以低至 4.5 皮安培的保持电流维持“1”状态，这个数值如此之小，几乎难以测量，但足以维持数据的存活。
这项研究中最显著的发现之一是能够在电流行为中实现平缓、渐进的斜率运行。在许多类似的器件中，保持数据与丢失数据之间的转换非常陡峭，这意味着制造或电压的微小变化都可能导致存储失效或消耗过多功率。新设计提供了一个宽阔的安全裕度，其电流斜率为每十倍量级 220 毫伏。这种稳定性对于成千上万个单元连接在一起的大型存储阵列至关重要，因为它确保了整个芯片的功耗保持在低水平且保持一致。研究人员还证明，该器件可以快速切换状态，执行读写操作的时间不到 10 纳秒。这种速度与当前高性能内存相当，证明了消除刷新需求并不会以牺牲性能为代价。
为了确保内存可以可靠地复位，团队在纳米线结构中引入了一个缓冲层。在写入“0”时，器件需要清除存储的空穴。如果没有这个缓冲层，电场可能会变得过于集中，从而意外产生新的空穴并阻止内存被正确擦除。缓冲层平滑了这种电场，使空穴能够干净利落地复合并消失。这种机制确保了器件能够快速且准确地在不同状态间切换，其“0”状态与“1”状态之间的比例超过一百万比一。整个系统使用了先进的计算机模拟进行建模，这些模拟考虑了电子运动和电荷生成的复杂物理过程，并基于技术计算机辅助设计（TCAD）模拟确认了该设计按预期工作。
这项工作代表了迈向不依赖持续刷新能耗的新一代内存的重要一步。通过将简单的两端子结构与复杂的材料工程相结合，研究人员表明，创造一种既高密度又高能效的存储单元是可能的。该器件仅需极微小的电流即可长时间保留数据，同时仍能提供现代计算所需的高速性能。如果这些设计能够实现规模化制造，它们可能会带来在单次电池充电下运行时间更长、处理数据更高效的计算机和移动设备，从而应对数字时代日益增长的能源需求。研究证实，通过对能量势垒和电荷流动的仔细操控，可以在不牺牲速度或密度的情况下克服传统内存的局限性。
您所在领域的论文太多了？
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要，使用您的语言。