CoEvoP&R: Co-Evolving Placement Objectives with Routing Feedback via Large Language Models
CoEvoP&R ist ein neuartiges Framework, das große Sprachmodelle nutzt, um automatisch lesbare, differenzierbare Platzierungsziele zu entwickeln, die durch Routing- und Timing-Feedback geleitet werden, wodurch die Post-Route-Drahtlänge, die Überlastung und die Timing-Metriken im Vergleich zu nativen analytischen Placern signifikant verbessert werden.
Originalarbeit lizenziert unter CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Dies ist eine KI-generierte Erklärung des untenstehenden Papers. Sie wurde nicht von den Autoren verfasst oder gebilligt. Für technische Genauigkeit konsultieren Sie das Originalpaper. Vollständigen Haftungsausschluss lesen
Stellen Sie sich vor, Sie versuchen, einen Koffer für eine Reise zu packen, aber Sie haben eine strikte Regel: Sie müssen alles so anordnen, dass es perfekt passt, ordentlich aussieht und bei der Ankunft leicht griffbereit ist. In der Welt der Computerchips ist dieser „Koffer“ der Silizium-Die, und die „Gegenstände“ sind Milliarden winziger elektronischer Komponenten. Der Prozess, diese Komponenten anzuordnen, wird als Placement bezeichnet. Wenn man sie schlecht verpackt, werden die Drähte, die sie verbinden, zu lang, es kommt zu Verkehrsstaus (genannt Congestion), und der Chip läuft zu langsam oder verbraucht zu viel Strom.
Um dies zu lösen, verwenden Ingenieure intelligente Computerprogramme, sogenannte analytische Placer. Diese Programme versuchen, die beste Anordnung zu finden, indem sie einen „Score“ oder eine „Zielfunktion“ minimieren. Denken Sie bei diesem Score wie an ein Rezept für eine perfekte Packarbeit. Traditionell kümmert sich dieses Rezept nur darum, wie kurz die Drähte sind und wie gleichmäßig die Gegenstände verteilt sind. Es gibt jedoch einen Haken: Ein kurzer Draht auf dem Zeichenbrett bedeutet nicht immer einen schnellen Chip im echten Leben. Der wahre Test erfolgt erst später, wenn die Drähte tatsächlich gebaut sind und der Chip auf Geschwindigkeit getestet wird. Wenn das Rezept zu einfach ist, könnte das Endprodukt den Geschwindigkeitstest nicht bestehen, was die Ingenieure dazu zwingt, von vorne zu beginnen. Jahrelang haben Experten versucht, dies zu beheben, indem sie das Rezept manuell anpassten oder eine „Black Box“-KI verwendeten, die zwar gut funktioniert, aber unmöglich zu verstehen oder zu reparieren ist, wenn etwas schiefgeht.
Hier kommt ein neuer Ansatz namens CoEvoP&R ins Spiel. Es ist, als würde man einem kreativen, superintelligenten Roboter-Koch ein Kochbuch geben und ihn bitten, ein neues Rezept zu erfinden, das einen perfekten Koffer garantiert, nicht nur einen ordentlichen. Das Paper stellt ein Framework vor, das ein Large Language Model (LLM) verwendet – dieselbe Art von Technologie, die hinter fortschrittlichen Chatbots steckt –, um diese Placement-Rezepte automatisch zu entwickeln und zu verbessern. Anstatt dass ein Mensch rät, was die perfekte Formel sein sollte, fungiert das LLM als neugieriger Entdecker. Es schlägt eine neue „Zielfunktion“ (eine mathematische Formel) vor, testet sie an einem simulierten Chip und prüft die Ergebnisse dann mit echten Routing- und Timing-Tools. Wenn die neue Formel die Drähte kürzer und den Chip schneller macht, lernt das LLM aus diesem Erfolg. Wenn es scheitert, lernt das LLM aus dem Fehler.
Die Forscher fanden heraus, dass diese Methode überraschend gut funktioniert. Indem sie die KI die Regeln für das Packen von Chips „evolvieren“ ließen, konnten sie die endgültige Qualität des Chipdesigns erheblich verbessern. Bei einer Reihe von Standard-Testdesigns reduzierte die neue Methode die Länge der Drähte, die die Komponenten verbinden, um 16,9 % und verringerte die Verkehrsstaus (Congestion) um 36,7 % im Vergleich zur Standardmethode. Noch beeindruckender war, dass sie die Geschwindigkeit des Chips verbesserte, indem sie die Worst-Case-Timing-Verzögerung um 0,70 Nanosekunden verbesserte und eine massive Gesamt-Timing-Verzögerung von 912 Nanosekunden behob. Das Team testete diese evolvierten Rezepte auch auf verschiedenen Arten von Chips und stellte fest, dass sie auch auf anderen Designs gut funktionierten, wobei sie die Drahtlänge um 5,4 % und die Congestion um 23,2 % reduzierten.
Was dies besonders macht, ist, dass die KI keine mysteriöse Black Box ist; sie schreibt die tatsächlichen mathematischen Formeln in einer Weise auf, die für Menschen lesbar und verständlich ist. Sie lernt, indem sie ein „Gedächtnis“ dafür behält, was funktioniert hat und was nicht, und nutzt diese Historie, um ihren nächsten Versuch zu leiten. Das Paper legt nahe, dass dieser Ansatz die Lücke zwischen dem anfänglichen Packplan und der endgültigen, realen Leistung des Chips schließt und einen Weg bietet, bessere Designregeln automatisch zu entdecken, ohne dass ein menschlicher Experte jede einzelne Variable manuell anpassen muss. Es ist ein Schritt hin zu Computern, die nicht nur Anweisungen befolgen, sondern auch bessere Wege finden können, komplexe physikalische Probleme zu lösen.
Ertrinken Sie in Arbeiten in Ihrem Fachgebiet?
Erhalten Sie tägliche Digests der neuesten Arbeiten passend zu Ihren Forschungsbegriffen — mit technischen Zusammenfassungen, in Ihrer Sprache.