CoEvoP&R: Co-Evolving Placement Objectives with Routing Feedback via Large Language Models
CoEvoP&R es un marco novedoso que aprovecha los modelos de lenguaje de gran tamaño para evolucionar automáticamente objetivos de colocación legibles y diferenciables guiados por la retroalimentación de enrutamiento y temporización, mejorando significamente la longitud de cableado, la congestión y las métricas de temporización post-enrutamiento en comparación con los colocadores analíticos nativos.
Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo
Imagina que estás intentando hacer una maleta para un viaje, pero tienes una regla estricta: debes organizarlo todo de modo que encaje perfectamente, se vea ordenado y sea fácil de agarrar cuando llegues. En el mundo de los chips informáticos, esta "maleta" es la matriz de silicio (die), y los "artículos" son miles de millones de diminutos componentes electrónicos. El proceso de organizar estos componentes se llama colocación (placement). Si los empaquetas mal, los cables que los conectan se vuelven demasiado largos, ocurren atascos de tráfico (llamados congestión) y el chip funciona más lento o consume demasiada energía.
Para resolver esto, los ingenieros utilizan programas informáticos inteligentes llamados colocadores analíticos (analytical placers). Estos programas intentan encontrar la mejor disposición minimizando una "puntuación" o "función objetivo". Piensa en esta puntuación como una receta para un trabajo de empaque perfecto. Tradicionalmente, esta receta solo se preocupa por qué tan cortos son los cables y qué tan uniformemente distribuidos están los artículos. Sin embargo, hay un truco: un cable corto en el tablero de dibujo no siempre significa un chip rápido en la vida real. La verdadera prueba llega más tarde, cuando los cables se construyen realmente y el chip se prueba para medir su velocidad. Si la receta es demasiado simple, el producto final podría fallar la prueba de velocidad, obligando a los ingenieros a empezar de nuevo. Durante años, los expertos han intentado solucionar esto ajustando manualmente la receta o utilizando una IA de "caja negra" que funciona bien pero es imposible de entender o reparar cuando algo sale mal.
Aquí es donde entra en juego un nuevo enfoque llamado CoEvoP&R. Es como darle a un robot chef creativo y superinteligente un libro de cocina y pedirle que invente una nueva receta que garantice una maleta perfecta, no solo una ordenada. El artículo presenta un marco de trabajo que utiliza un Modelo de Lenguaje Extenso (LLM) —el mismo tipo de tecnología detrás de los chatbots avanzados— para evolucionar y mejorar automáticamente estas recetas de colocación. En lugar de que un humano adivine cuál debería ser la fórmula perfecta, el LLM actúa como un explorador curioso. Propone una nueva "función objetivo" (una fórmula matemática), la prueba en un chip simulado y luego comprueba los resultados con herramientas reales de enrutamiento y temporización. Si la nueva fórmula hace que los cables sean más cortos y el chip más rápido, el LLM aprende de ese éxito. Si falla, el LLM aprende del error.
Los investigadores descubrieron que este método funciona sorprendentemente bien. Al dejar que la IA "evolucione" las reglas para empaquetar chips, pudieron mejorar significamente la calidad final del diseño del chip. En un conjunto de diseños de prueba estándar, el nuevo método redujo la longitud de los cables que conectan los componentes en un 16.9% y redujo los atascos de tráfico (congestión) en un 36.7% en comparación con el método estándar. Aún más impresionante, mejoró la velocidad del chip, haciendo que el retraso de temporización en el peor de los casos mejorara en 0.70 nanosegundos y solucionando un masivo retraso de temporización total de 912 nanosegundos. El equipo también probó estas recetas evolucionadas en diferentes tipos de chips y encontró que seguían funcionando bien, reduciendo la longitud de los cables en un 5.4% y la congestión en un 23.2% en otros diseños.
Lo que hace que esto sea especial es que la IA no es solo una misteriosa caja negra; escribe las fórmulas matemáticas reales de una manera que los humanos pueden leer y entender. Aprende manteniendo una "memoria" de lo que funcionó y lo que no, utilizando ese historial para guiar su siguiente intento. El artículo sugiere que este enfoque cierra la brecha entre el plan de empaque inicial y el rendimiento final y real del chip, ofreciendo una forma de descubrir automáticamente mejores reglas de diseño sin necesidad de que un experto humano ajuste manualmente cada variable. Es un paso hacia computadoras que no solo pueden seguir instrucciones, sino que también pueden inventar mejores formas de resolver problemas físicos complejos.
¿Ahogado en artículos de tu campo?
Recibe resúmenes diarios de los artículos más novedosos que coincidan con tus palabras clave de investigación — con resúmenes técnicos, en tu idioma.