CoEvoP&R: Co-Evolving Placement Objectives with Routing Feedback via Large Language Models
CoEvoP&R는 대규모 언어 모델을 활용하여 라우팅 및 타이밍 피드백에 의해 유도되는 읽기 가능하고 미분 가능한 배치 목적 함수를 자동으로 진화시키는 새로운 프레임워크로, 네이티브 분석적 배치 도구와 비교하여 포스트 라우트 와이어렝스, 혼잡도 및 타이밍 지표를 크게 개선합니다.
원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기
당신이 여행을 위해 여행 가방을 싸고 있다고 상상해 보세요. 하지만 당신에게는 엄격한 규칙이 하나 있습니다. 모든 물건이 완벽하게 들어가도록, 깔끔해 보이도록, 그리고 도착했을 때 꺼내기 쉽게 배치해야 한다는 규칙입니다. 컴퓨터 칩의 세계에서 이 '여행 가방'은 실리콘 다이(die)이며, '물건'은 수십억 개의 미세한 전자 부품들입니다. 이 부품들을 배치하는 과정을 **배치(placement)**라고 합니다. 만약 부품들을 형편없이 쌓아 놓는다면, 이들을 연결하는 전선이 너무 길어지고, 교통 체증(혼잡, congestion)이 발생하여 칩이 너무 느려지거나 전력을 너무 많이 소비하게 됩니다.
이를 해결하기 위해 엔지니어들은 **분석적 배치 도구(analytical placers)**라고 불리는 스마트한 컴퓨터 프로그램들을 사용합니다. 이 프로그램들은 '점수' 또는 '목적 함수(objective function)'를 최소화함으로써 최적의 배치를 찾으려고 노력합니다. 이 점수는 완벽한 짐 싸기를 위한 레시피와 같습니다. 전통적으로 이 레시 recipe는 전선의 길이를 얼마나 짧게 할 것인지, 그리고 물건들을 얼마나 고르게 퍼뜨릴 것인지에만 관심을 둡니다. 하지만 여기에는 함정이 있습니다. 설계도상의 짧은 전선이 실제 환경에서의 빠른 칩을 보장하는 것은 아니라는 점입니다. 진짜 시험은 나중에 전선이 실제로 구축되고 칩이 속도 테스트를 받을 때 찾아옵니다. 만약 레시피가 너무 단순하면, 최종 결과물이 속도 테스트를 통과하지 못할 수 있으며, 이 경우 엔지니어들은 처음부터 다시 시작해야 합니다. 수년 동안 전문가들은 이 레시피를 수동으로 미세 조정하거나, 성능은 좋지만 문제가 생겼을 때 이해하거나 수정하기 불가능한 '블랙박스' 형태의 AI를 사용하여 이를 해결하려 노력해 왔습니다.
여기서 CoEvoP&R이라는 새로운 접근 방식이 등장합니다. 이것은 마치 창의적이고 매우 똑똑한 로봇 요리사에게 요리책을 건네주며, 단순히 깔끔한 가방이 아니라 '완벽한' 가방을 보장하는 새로운 레시피를 발명하라고 요청하는 것과 같습니다. 이 논문은 고급 챗봇의 기반이 되는 기술인 **대규모 언어 모델(LLM)**을 사용하여 배치 레시피를 자동으로 진화시키고 개선하는 프레임워크를 소개합니다. 인간이 완벽한 공식이 무엇인지 추측하는 대신, LLM은 호기심 많은 탐험가 역할을 합니다. LLM은 새로운 '목적 함수'(수학적 공식)를 제안하고, 이를 시뮬레이션된 칩에 테스트한 다음, 실제 라우팅 및 타이밍 도구를 통해 결과를 확인합니다. 만약 새로운 공식이 전선을 더 짧게 만들고 칩을 더 빠르게 만든다면, LLM은 그 성공으로부터 학습합니다. 만약 실패한다면, LLM은 그 실수로부터 배웁니다.
연구진은 이 방법이 놀라울 정도로 잘 작동한다는 것을 발견했습니다. AI가 칩을 배치하는 규칙을 '진화'시키도록 함으로써, 최종 칩 설계의 품질을 크게 향적으로 개선할 수 있었습니다. 표준 방식과 비교했을 때, 이 새로운 방법은 구성 요소를 연결하는 전선의 길이를 16.9% 줄였고, 교통 체증(혼잡)을 36.7% 감소시켰습니다. 더욱 인상적인 것은 칩의 속도를 개선하여, 최악의 경우 타이밍 지연(worst-case timing delay)을 0.70 나노초(ns) 개선하고, 총 912 나노초의 타이밍 지연을 해결했다는 점입니다. 연구팀은 또한 이 진화된 레시피를 다양한 유형의 칩에 테스트하였으며, 다른 설계에서도 전선 길이를 5.4% 줄이고 혼잡을 23.2% 줄이는 등 여전히 잘 작동한다는 것을 확인했습니다.
이 기술이 특별한 이유는 AI가 단순히 정체를 알 수 없는 '블랙박스'가 아니라, 인간이 읽고 이해할 수 있는 방식으로 실제 수학적 공식을 작성하기 때문입니다. AI는 무엇이 성공했고 무엇이 실패했는지에 대한 '기록'을 유지하며, 이 이력을 바탕 가이드 삼아 다음 시도를 수행합니다. 이 논문은 이러한 접근 방식이 초기 배치 계획과 최종적인 실제 칩 성능 사이의 간극을 메워주며, 인간 전문가가 모든 변수를 일일이 수동으로 조정할 필요 없이 더 나은 설계 규칙을 자동으로 발견할 수 있는 방법을 제공한다고 시사합니다. 이는 컴퓨터가 단순히 지시를 따르는 것을 넘어, 복잡한 물리적 문제를 해결하기 위한 더 나은 방법을 스스로 발명할 수 있는 단계로 나아가는 것입니다.
연구 분야의 논문에 파묻히고 계신가요?
연구 키워드에 맞는 최신 논문의 일일 다이제스트를 받아보세요 — 기술 요약 포함, 당신의 언어로.