LAsset: An LLM-assisted Security Asset Identification Framework for System-on-Chip (SoC) Verification

1. El Problema

La creciente complejidad de los diseños modernos de Sistemas en Chip (SoC) y Propiedad Intelectual (IP) ha hecho que la garantía de seguridad sea cada vez más difícil. Un paso fundamental en la verificación de seguridad pre-silicio es la identificación de activos de seguridad (componentes críticos para la confidencialidad, integridad y disponibilidad).

• Limitaciones actuales: Tradicionalmente, esta identificación se realiza manualmente por expertos, lo cual es lento, propenso a errores y difícil de escalar para diseños grandes.
• Enfoques existentes: Herramientas recientes como SAIF o LASHED intentan automatizar esto, pero a menudo dependen de análisis de vulnerabilidades posterior al diseño o de patrones de nomenclatura rígidos en el código RTL, lo que limita su generalización y razonamiento semántico.
• Necesidad: Se requiere un método automatizado que pueda interpretar tanto especificaciones de alto nivel como descripciones RTL, comprendiendo el contexto semántico para identificar activos sin depender únicamente de heurísticas de nombres.

2. Metodología: El Framework LAsset

LAsset es un marco de trabajo automatizado impulsado por Modelos de Lenguaje Grande (LLM) diseñado para identificar activos de seguridad en diseños SoC e IP. Se basa en el estándar SA-EDI (Security Annotation for Electronic Design Integration) y las directrices IEEE P3164.

El framework opera mediante tres agentes secuenciales (ver Figura 4 del artículo):

A. Pre-procesamiento de Entrada

El objetivo es alinear los recursos de diseño (Especificaciones y RTL) bajo un modelo conceptual-estructural para evitar alucinaciones del LLM.

1. Extracción de Módulos: El LLM identifica y filtra módulos no relevantes, reteniendo solo aquellos críticos para la seguridad.
2. Resumen Modular de Especificaciones: Utiliza un modelo de Retrieval-Augmented Generation (RAG) para generar resúmenes técnicos concisos que capturan el contexto de seguridad del módulo dentro del SoC.
3. Análisis de RTL: Se implementan analizadores basados en LLM para extraer puertos de E/S, señales internas y registros, asegurando que ningún elemento de diseño sea pasado por alto.

B. Generación de Activos

Utilizando el aprendizaje en contexto (few-shot in-context learning) y ejemplos de bloques IP conocidos (como AES, GPIO), el framework:

1. Identifica Activos Conceptuales (qué debe protegerse, ej. una clave de cifrado) basándose en objetivos CIA (Confidencialidad, Integridad, Disponibilidad).
2. Mapea estos activos conceptuales a Activos Estructurales (dónde residen en el diseño, ej. registros, buffers).
3. Distingue entre:
   • Activos Primarios: Objetivo directo del ataque (ej. la clave en sí).
   • Activos Secundarios: Componentes que facilitan la exposición del activo primario (ej. buses, señales de control).

C. Refinamiento de Activos

Para eliminar falsos positivos y validar los resultados, se aplica un agente de refinamiento de tres etapas:

1. Análisis de Escenarios de Ataque: El LLM genera escenarios de ataque plausibles (inyección de fallos, canales laterales, etc.) para cada candidato. Si no hay escenario de ataque viable, se descarta.
2. Mapeo a CWE: Se cruzan los activos con la base de datos de vulnerabilidades MITRE CWE para asegurar que existen debilidades de seguridad reales asociadas.
3. Auto-crítica y Revisión: El LLM reevalúa la relevancia del activo, la coherencia del escenario de ataque y la adecuación del mapeo CWE.
4. Cálculo del Grado de Influencia (DoI): Se cuantifica cómo los activos secundarios influyen en los primarios mediante el análisis de conectividad a nivel de bits en RTL, utilizando la fórmula:
   $$DoI = \frac{\text{Bits del activo secundario conectados al primario}}{\text{Total de bits del activo primario}} \times 100\%$$

3. Contribuciones Clave

• Innovación: Es el primer marco que utiliza LLMs para la identificación automatizada de activos de seguridad en SoC e IP.
• Robustez y Versatilidad: Funciona con entradas combinadas (Especificación + RTL) o solo RTL, soporta Verilog, SystemVerilog y VHDL, y es aplicable tanto a IP como a SoC completos.
• Completitud: No solo lista activos, sino que los asocia con modelado de amenazas, justificaciones de seguridad y mapeos CWE, proporcionando contexto accionable.
• Fiabilidad: Incluye una etapa de refinamiento rigurosa que valida los activos contra bases de datos de vulnerabilidades y verifica la consistencia, logrando altas tasas de recuperación.

4. Resultados Experimentales

El framework fue evaluado en el SoC NEORV32 (RISC-V) y en 21 bloques IP de código abierto (OpenTitan, OpenCores, etc.).

• Precisión y Recuperación (Recall):
  • En diseños de IP: LLogra una tasa de recuperación (Recall) del 93.21% con la configuración Spec + RTL, superando a herramientas anteriores (como la de Nath et al.) que alcanzaron un 83.33%.
  • En diseños de SoC: Se alcanzó una tasa de recuperación del 90.67%.
• Comparativa de Entradas: El enfoque combinado (Especificación + RTL) superó consistentemente al enfoque solo RTL, demostrando que las especificaciones en lenguaje natural ayudan al LLM a comprender mejor el comportamiento y la interconexión del diseño.
• Análisis de Costo-Tiempo-Rendimiento: Se evaluaron diferentes modelos de LLM (GPT-4o, GPT-5, etc.). Se definió una métrica de utilidad agnóstica al modelo (MAU) para equilibrar rendimiento, tiempo y costo. El modelo GPT-5-nano se identificó como el candidato más eficiente para este flujo de trabajo.

5. Significado e Impacto

LAsset representa un avance significativo hacia la automatización escalable de la seguridad en hardware. Al transformar un proceso manual y dependiente de expertos en un flujo de trabajo automatizado y verificable, el framework:

• Reduce la sobrecarga manual y los errores humanos en las etapas tempranas del diseño.
• Proporciona una base sólida para tareas posteriores como el modelado de amenazas y la generación de pruebas de seguridad.
• Establece un estándar para la documentación de activos críticos antes de la integración en SoC más grandes, mejorando la confianza general en la integridad del hardware.

En resumen, LAsset demuestra que los LLMs, cuando se estructuran en agentes especializados y validados contra estándares de la industria (SA-EDI, IEEE P3164), pueden superar las limitaciones de las herramientas tradicionales de análisis estático para la identificación de activos de seguridad en hardware.